一种半导体器件的制造方法和电子装置制造方法及图纸

本发明专利技术提供一种半导体器件的制造方法和电子装置，涉及半导体技术领域。包括：提供第一衬底，从第一衬底的第一表面在第一衬底内形成具有第一深度的浅沟槽隔离，其中第一深度为浅沟槽隔离的底部至第一表面的距离；形成覆盖第一衬底的第一表面的介电盖帽层；提供承载衬底，将第一衬底的形成有介电盖帽层的一侧与承载衬底相接合；从与第一表面相对的第二表面对第一衬底进行减薄处理至第二深度；以减薄处理后的第一衬底作为器件层进行半导体器件的制作。本发明专利技术实施例的方法，由于包括在第一衬底上接合承载衬底并对第一衬底进行减薄处理的步骤，第一衬底可以采用普通的体硅衬底作为基本的器件层衬底，可以降低成本。

【技术实现步骤摘要】

本专利技术涉及半导体
，具体而言涉及一种半导体器件的制造方法和电子装置。
技术介绍
在半导体
中，通常需要使用薄膜绝缘体上硅(TFSOI)衬底来完成某些半导体器件(例如射频前端器件与模组)的制造。然而，由于薄膜绝缘体上硅衬底的成本比较高，直接制约了其在半导体产业的应用。相应地，使用薄膜绝缘体上硅衬底的半导体器件(例如射频前端器件)，往往成本比较高。因此，有必要提出一种半导体器件的制造方法，以在不使用薄膜绝缘体上硅衬底的情况下完成上述半导体器件的制造，从而降低半导体器件的成本。
技术实现思路
在
技术实现思路
部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本专利技术的
技术实现思路
部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。针对现有技术的不足，本专利技术实施例一提供一种半导体器件的制造方法，所述方法包括：步骤S201：提供第一衬底(100)，从所述第一衬底(100)的第一表面(1001)在所述第一衬底(100)内形成具有第一深度的浅沟槽隔离(103)，其中所述第一深度为所述浅沟槽隔离(103)的底部至所述第一表面(1001)的距离；步骤S202：形成覆盖所述第一衬底(100)的所述第一表面(1001)的介电盖帽层(104)；步骤S203：提供承载衬底(200)，将所述第一衬底(100)的形成有所述介电盖帽层(104)的一侧与所述承载衬底(200)相接合；步骤S204：从与所述第一表面(1001)相对的第二表面(1002)对所述第一衬底(100)进行减薄处理至第二深度，其中所述第二深度为减薄处理后所述第二表面至所述第一表面(1001)的距离；步骤S205：以所述减薄处理后的所述第一衬底(100)作为器件层进行半导体器件的制作。可选地，在所述步骤S201中，所述第一衬底包括具有第三深度的掺杂外延层，其中，所述第三深度为所述掺杂外延层至所述第一表面的距离，所述第三深度大于等于所述第一深度。可选地，在所述步骤S201与所述步骤S202之间还包括以下步骤：从所述第一衬底的所述第一表面进行离子注入以在所述第一衬底内形成具有第四深度的注入掺杂层，其中所述注入掺杂层作为刻蚀停止层，所述第四深度为所述刻蚀停止层至所述第一表面的距离。可选地，所述第二深度小于等于所述第一深度。可选地，所述第二深度小于等于所述第三深度。可选地，所述第二深度小于等于所述第四深度。可选地，在所述步骤S204中，所述减薄处理包括：步骤S2041：对所述第一衬底进行背面研磨处理；步骤S2042：对所述第一衬底进行CMP并使所述CMP停止于所述浅沟槽隔离的底部；步骤S2043：对所述第一衬底进行湿法刻蚀至所述第二深度。可选地，在所述步骤S2041与所述步骤S2042之间还包括对所述第一衬底进行湿法刻蚀的步骤。可选地，所述第一衬底包括体硅衬底。可选地，所述介电盖帽层的材料为氧化硅。可选地，在所述接合步骤之前还包括以下步骤：在所述第一衬底的形成有所述介电盖帽层的一侧的表面上以及所述承载衬底用于所述接合的表面上分别形成键合盖帽层。可选地，所述键合盖帽层的材料为氧化硅。可选地，所述接合为氧化物熔融键合。本专利技术实施例二提供一种电子装置，包括电子组件以及与该电子组件相连的半导体器件，其中所述半导体器件的制造方法包括：步骤S201：提供第一衬底，从所述第一衬底的第一表面在所述第一衬底内形成具有第一深度的浅沟槽隔离，其中所述第一深度为所述浅沟槽隔离的底部至所述第一表面的距离；步骤S202：形成覆盖所述第一衬底的所述第一表面的介电盖帽层；步骤S203：提供承载衬底，将所述第一衬底的形成有所述介电盖帽层的一侧与所述承载衬底相接合；步骤S204：从与所述第一表面相对的第二表面对所述第一衬底进行减薄处理至第二深度，其中所述第二深度为减薄处理后所述第二表面至所述第一表面的距离；步骤S205：以所述减薄处理后的所述第一衬底作为器件层进行半导体器件的制作。本专利技术实施例的方法，由于包括在第一衬底上接合承载衬底并对第一衬底进行减薄处理的步骤，因此，第一衬底可以采用普通的体硅(bulkSi)衬底作为基本的器件层衬底，因而可以降低成本。本专利技术的电子装置，包括采用该方法制造的半导体器件，因而同样具有上述优点。附图说明本专利技术的下列附图在此作为本专利技术的一部分用于理解本专利技术。附图中示出了本专利技术的实施例及其描述，用来解释本专利技术的原理。附图中：图1A、图1B、图1C和图1D为本专利技术的一个实施例的一种半导体器件的制造方法的相关步骤形成的结构的剖视图；图2为本专利技术的一个实施例的一种半导体器件的制造方法的示意性流程图。具体实施方式在下文的描述中，给出了大量具体的细节以便提供对本专利技术更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本专利技术可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本专利技术发生混淆，对于本领域公知的一些技术特征未进行描述。应当理解的是，本专利技术能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本专利技术的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本专利技术教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。在此使用的术语的目的仅在于描述具体实施例并且不作为本专利技术的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相本文档来自技高网...

【技术保护点】
一种半导体器件的制造方法，其特征在于，所述方法包括：步骤S201：提供第一衬底(100)，从所述第一衬底(100)的第一表面(1001)在所述第一衬底(100)内形成具有第一深度的浅沟槽隔离(103)，其中所述第一深度为所述浅沟槽隔离(103)的底部至所述第一表面(1001)的距离；步骤S202：形成覆盖所述第一衬底(100)的所述第一表面(1001)的介电盖帽层(104)；步骤S203：提供承载衬底(200)，将所述第一衬底(100)的形成有所述介电盖帽层(104)的一侧与所述承载衬底(200)相接合；步骤S204：从与所述第一表面(1001)相对的第二表面(1002)对所述第一衬底(100)进行减薄处理至第二深度，其中所述第二深度为减薄处理后所述第二表面至所述第一表面(1001)的距离；步骤S205：以所述减薄处理后的所述第一衬底(100)作为器件层进行半导体器件的制作。

【技术特征摘要】
1.一种半导体器件的制造方法，其特征在于，所述方法包括：步骤S201：提供第一衬底(100)，从所述第一衬底(100)的第一表面(1001)在所述第一衬底(100)内形成具有第一深度的浅沟槽隔离(103)，其中所述第一深度为所述浅沟槽隔离(103)的底部至所述第一表面(1001)的距离；步骤S202：形成覆盖所述第一衬底(100)的所述第一表面(1001)的介电盖帽层(104)；步骤S203：提供承载衬底(200)，将所述第一衬底(100)的形成有所述介电盖帽层(104)的一侧与所述承载衬底(200)相接合；步骤S204：从与所述第一表面(1001)相对的第二表面(1002)对所述第一衬底(100)进行减薄处理至第二深度，其中所述第二深度为减薄处理后所述第二表面至所述第一表面(1001)的距离；步骤S205：以所述减薄处理后的所述第一衬底(100)作为器件层进行半导体器件的制作。2.如权利要求1所述的半导体器件的制造方法，其特征在于，在所述步骤S201中，所述第一衬底包括具有第三深度的掺杂外延层，其中，所述第三深度为所述掺杂外延层至所述第一表面的距离，所述第三深度大于等于所述第一深度。3.如权利要求1所述的半导体器件的制造方法，其特征在于，在所述步骤S201与所述步骤S202之间还包括以下步骤：从所述第一衬底的所述第一表面进行离子注入以在所述第一衬底内形成具有第四深度的注入掺杂层，其中所述注入掺杂层作为刻蚀停止层，所述第四深度为所述刻蚀停止层至所述第一表面的距离。4.如权利要求1所述的半导体器件的制造方法，其特征在于，所述第二深度小于等于所述第一深度。5.如权利要求2所述的半导体器件的制造方法，其特征在于，所述第二深度小于等于所述第三深度。6.如权利要求3所述的半导体器件的制造方法，其特征在于，所述第二深度小于等于所述第四深度。7.如权利要求1所述的半导体器件的制造方...

【专利技术属性】
技术研发人员：黄河，李海艇，朱继光，克里夫·德劳利，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：上海;31