电子封装件的制法及电子封装结构制造技术

一种电子封装件的制法及电子封装结构，先提供一承载件，其中，该承载件包含一基板、形成于该基板上并具有开口的定位层、及覆盖该基板与定位层的结合层，以令该开口与该基板形成凹部；接着，置放至少一电子元件于该凹部中的结合层上，再形成封装层于该结合层上以包覆该电子元件，之后形成线路重布层于该封装层上，并与该电子元件电性连接，最后移除该承载件，故藉由多种不同材质形成具有凹部的承载件，使每一凹部中具有各自的位移空间，而不会影响周围的结合层，因而能降低形变位移量的累积，以减少该电子元件的位移量。

【技术实现步骤摘要】

本专利技术涉及一种电子封装件，尤指一种可防止电子元件偏移的电子封装件及其制法。
技术介绍
随着电子产业的蓬勃发展，电子产品也逐渐迈向多功能、高性能的趋势。为了满足半导体封装件微型化(miniaturization)的封装需求，发展出晶圆级封装(Wafer Level Packaging,WLP)的技术。如图1A至图1D，其为现有晶圆级半导体封装件1的制法的剖面示意图。如图1A所示，形成一热化离型胶层(thermal release tape)11于一承载件10上。接着，置放多个半导体元件12于该热化离型胶层11上，该些半导体元件12具有相对的作用面12a与非作用面12b，各该作用面12a上均具有多个电极垫120，且各该作用面12a粘着于该热化离型胶层11上。如图1B所示，以模压(molding)方式形成一封装胶体13于该热化离型胶层11上，以包覆该半导体元件12。如图1C所示，进行烘烤制程以硬化该封装胶体13，而同时该热化离型胶层11因受热后会失去粘性，故可一并移除该热化离型胶层11与该承载件10，以外露该半导体元件12的作用面12a。如图1D所示，进行线路重布层(Redistribution layer，简称RDL)制程，其形成一线路重布结构14于该封装胶体13与该半导体元件12的作用面12a上，令该线路重布结构14电性连接该半导体元件12的电极垫120。接着，形成一绝缘保护层15于该线路重布结构14上，且该绝缘保护层15外露该线路重布结构14的部分表面，以供结合如焊球的导
电元件16。惟，现有半导体封装件1的制法中，该热化离型胶层11具有挠性，且因其热膨胀系数(Coefficient of thermal expansion，简称CTE)的影响，故当温度产生变化时，使设置于该承载件10上的该热化离型胶层11多处发生伸缩现象而彼此之间互相推挤，致使位移量累积，而影响该半导体元件12固定的精度，也就是容易使半导体元件12产生偏移，致使该半导体元件12未置于该热化离型胶层11的预定位置上，且当该承载件10移除后会造成该封装胶体13翘曲(warpage)过大。故而，该线路重布结构14与该半导体元件12的电极垫120间的对位将产生偏移，当该承载件10的尺寸越大时，各该半导体元件12间的位置公差也随之加大，而当偏移公差过大时，将使该线路重布结构14无法与该电极垫120连接，也就是对该线路重布结构14与该半导体元件12间的电性连接造成极大影响，因而造成良率过低及产品可靠度不佳等问题。因此，如何克服上述现有技术的问题，实已成目前亟欲解决的课题。
技术实现思路
鉴于上述现有技术的种种缺失，本专利技术提供一种电子封装件的制法及电子封装结构，能降低形变位移量的累积，以减少该电子元件的位移量。本专利技术的电子封装结构，包括：一承载件，其包含有一基板、形成于该基板上并具有至少一开口的定位层、及覆盖该基板与定位层的结合层，以令该开口与该基板形成凹部；至少一电子元件，其设于该凹部中；封装层，其包覆该电子元件；以及线路重布层，其形成于该封装层上并电性连接该电子元件。前述的电子封装结构中，该电子元件凸伸出该凹部。前述的电子封装结构中，该封装层具有相对的第一表面及第二表面，且该电子元件外露于该第一表面。前述的电子封装结构中，该线路重布层由多个线路层及介电层依序相迭而成，且该些线路层电性连接该电子元件。前述的电子封装结构中，还包括导电元件，其电性连接该线路重布层。本专利技术还提供一种电子封装件的制法，其包括：提供一承载件，其中，该承载件包括有一基板、形成于该基板上并具有开口的定位层、及覆盖该基板与定位层的结合层，以令该开口与该基板形成凹部；置放至少一电子元件于该凹部中的结合层上；形成封装层于该结合层上，以令该封装层包覆该电子元件；形成线路重布层于该封装层上，并与该电子元件电性连接；以及移除该承载件。前述的制法中，该定位层先形成于该基板上，再以图案化制程形成该开口。前述的制法中，该定位层为一具有该开口的架体，以架设于该基板上。前述的制法中，该电子元件凸伸出该凹部。前述的制法中，该封装层具有相对的第一表面及第二表面，且该电子元件外露于该第一表面。前述的制法中，以蚀刻或剥除方式移除该基板。前述的制法中，藉由研磨或切除制程，移除该定位层与该结合层，且一并移除该封装层的部分材质及该电子元件的部分材质。前述的结构及制法中，该承载件复包括有形成于该基板上的另一结合层，且该定位层及该结合层形成于该另一结合层上。前述的结构及制法中，该电子元件为多晶片模组。由上可知，本专利技术的电子封装件的制法及电子封装结构中，藉由多种不同材质形成具有凹部的承载件，使每一凹部中具有各自的位移空间，故于制程中，当该结合层发生形变时，每一凹部中的结合层可各自形变，而不会影响周围的凹部中的结合层，因而能降低形变位移量的累积，以减少该电子元件的位移量。因此，于后续RDL制程与切单制程中，可提升该电子元件的定位精准度，以提升产品良率及可靠度。附图说明图1A至图1D为现有半导体封装件的剖面示意图；以及图2A至图2H为本专利技术的电子封装件的制法的剖面示意图；其中，图2B’为图2B的另一实施例，图2H’为图2H的另一实施例。符号说明1 半导体封装件10、20 承载件11 热化离型胶层12 半导体元件12a、21a 作用面12b、21b 非作用面120、210 电极垫13 封装胶体14、23 线路重布结构15、232 绝缘保护层16、24 导电元件2、2’ 电子封装件2a 电子封装结构200 凹部201 基板202 第一结合层203 定位层2030 开口204 第二结合层21、21’ 电子元件212 结合材212a、212b 晶片22 封装层22a 第一表面22b 第二表面230 介电层231 线路层2320 开孔W1、W2 宽度S 切割路径。具体实施方式以下藉由特定的具体实施例说明本专利技术的实施方式，本领域技术人员可由本说明书所揭示的内容轻易地了解本专利技术的其他优点及功效。须知，本说明书所附图式所绘示的结构、比例、大小等，均仅用以配合说明书所揭示的内容，以供本领域技术人员的了解与阅读，并非用以限定本专利技术可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本专利技术所能产生的功效及所能达成的目的下，均应仍落在本专利技术所揭示的
技术实现思路
得能涵盖的范围内。同时，本说明书中所引用的如“上”、“一”、“第一”及“第二”等用语，也仅为便于叙述的明了，而非用以限定本专利技术可实施的范围，其相对关系的改变或调整，在无实质变更
技术实现思路
下，当也视为本专利技术可实施的范畴。图2A至图2H为本专利技术的电子封装件2的制法的第一实施例的剖面示意图。如图本文档来自技高网...

【技术保护点】
一种电子封装结构，其特征为，该电子封装结构包括：一承载件，其包含有一基板、形成于该基板上并具有至少一开口的定位层、及覆盖该基板与定位层的结合层，以令该开口与该基板形成凹部；至少一电子元件，其设于该凹部中；封装层，其包覆该电子元件；以及线路重布层，其形成于该封装层上并电性连接该电子元件。

【技术特征摘要】
2015.04.24 TW 1041132061.一种电子封装结构，其特征为，该电子封装结构包括：一承载件，其包含有一基板、形成于该基板上并具有至少一开口的定位层、及覆盖该基板与定位层的结合层，以令该开口与该基板形成凹部；至少一电子元件，其设于该凹部中；封装层，其包覆该电子元件；以及线路重布层，其形成于该封装层上并电性连接该电子元件。2.如权利要求1所述的电子封装结构，其特征为，该电子元件凸伸出该凹部。3.如权利要求1所述的电子封装结构，其特征为，该封装层具有相对的第一表面及第二表面，且该电子元件外露于该第一表面。4.如权利要求1所述的电子封装结构，其特征为，该线路重布层由多个线路层及介电层依序相迭而成，且该些线路层电性连接该电子元件。5.如权利要求1所述的电子封装结构，其特征为，该结构还包括导电元件，其电性连接该线路重布层。6.如权利要求1所述的电子封装结构，其特征为，该承载件还包括有形成于该基板上的另一结合层，且该定位层及该结合层形成于该另一结合层上。7.如权利要求1所述的电子封装结构，其特征为，该电子元件为多晶片模组。8.一种电子封装件的制法，其特征为，该制法包括：提供一承载件，其中，该承载件包括有一基板、形成于该基板上
\t并具有至少一开口的定位层、及覆盖该基板...

【专利技术属性】
技术研发人员：吕金宇，汤世文，陈俊男，董正彪，苏品境，蓝章益，
申请(专利权)人：矽品精密工业股份有限公司，
类型：发明
国别省市：中国台湾;71