半导体装置和设计装置制造方法及图纸

本发明专利技术的各个实施例涉及半导体装置和设计装置。在压缩扫描中，在不降低检测效率的情况下，减少了测试步骤的数量。半导体装置包括：一个或者多个扫描链，其中每个扫描链包括串联连接的一个或者多个MMSFF；以及组合电路；并且半导体装置可以在扫描移位操作与捕获操作之间切换。MMSFF包括：MUX，该MUX选择外部输入的外部输入测试信号和经由在相同扫描链中的前面级中的MMSFF输入的移位测试信号中的一个；以及FF，该FF输出外部输入测试信号和移位测试信号中的已经被MUX选择了的一个信号。

【技术实现步骤摘要】
相关申请的交叉引用本申请基于并且要求于2015年3月18日提交的日本专利申请2015-054607号的优先权的权益，该专利申请的公开通过引用的方式全部并入本文。
本专利技术涉及一种半导体装置和设计装置，并且涉及，例如，一种能够执行可变压缩扫描测试的半导体装置和一种用于该半导体装置的设计装置。
技术介绍
测试LSI(大规模集成)的常见方法是扫描测试。在扫描测试中，由具有多路复用器(MUX)的、称为扫描触发器(FF)的FF，来替代在电路中的FF。MUX通过扫描使能信号，在测试输入与正常操作输入之间切换。在扫描测试时，将扫描FF彼此串联连接，从而使得扫描FF作为可以由LSI的外部输入/输出端子控制的移位寄存器(这称为“扫描链”)而操作。通过响应于扫描使能信号来对扫描链进行移位(该操作应该称为“扫描移位操作”)，而在每个扫描FF中设置任意的测试图案。然后，当切换扫描使能信号时，将来自正常操作输入的值捕获在扫描FF中(该操作应该称为“捕获操作”)。通过扫描FF再次移位在捕获操作中捕获的值，并且观测到响应(卸载)。在该卸载的同时，应用下一个测试图案(加载)。按照该方式来执行扫描测试。在扫描测试中，由于必要的移位周期的数量与连接至扫描链的扫描FF的数量相对应，所以要求极大数量的测试步骤。具有许多级的扫描链的电路需要长的时间来进行扫描测试，由此极大地影响了测试
的成本。日本特开2004-77356(Sannomiya)号公报公开了一种建立如下这样的扫描链的方法，该扫描链减少了用于使扫描链执行移位操作的测试图案的数量。在Sannomiya所公开的扫描链中，将用于旁通的选择器插入在多个扫描FF之间。在这种建立扫描链的方法中，计算了对于测试分别连接至多个扫描FF的组合电路所需的测试图案的数量，并且将多个扫描FF分组以便与测试图案的数量相对应。当连接至在其中测试已经结束的组合电路的扫描FF以组为单元地被旁通时，跳过移位操作并且减少测试图案的数量。
技术实现思路
另一种减少用于进行扫描测试的时间的方法是压缩扫描。在压缩扫描中，在内部建立比外部端子的数量更多的扫描链，以便减少在一个扫描链中的扫描FF的级的数量。然后，将由外部端子提供的值经由扩展器部署至每个内部扫描链，并且将测试图案加载至每个扫描FF。进一步地，来自扫描链的输出通过压缩电路被压缩，并且通过外部输出通道被观测。与未使用扩展器和压缩电路的情况相比，在压缩扫描中，用于对检测故障所需的扫描FF的设置值(关注位)进行设置的移位周期的数量可以更小。而且，可以通过小数量的移位周期来观测所有的扫描FF，并且由此可以增加在外部输入/输出端子的1位(1个周期)中的故障检测的次数，并且可以减少测试步骤的数量。在压缩扫描中，外部输入/输出端子的数量与扫描链的数量之比应该称为压缩比。由于在常规的压缩扫描中压缩比不能改变，所以用户有必要考虑合适的压缩比，通过该合适的压缩比，测试图案的数量将变小。当使压缩比过高时，不能设置检测故障所需的关注位，从而降低在每个测试图案下的故障检测率和检测效率。在特定扫描FF中检测故障所需的关注位，通过该特定扫描FF的值和另一扫描FF的值的组合来确定。在Sannomiya所公开的技术中，
扫描链的配置根据测试多个组合电路所需的测试图案的数量而改变。为了有效地减少扫描链的级的数量，扫描链的配置需要根据关注位针对每个图案来改变。其结果是，由于实际面积开销的问题，将存在太多不能实现的配置。另外，在压缩扫描中可以设置的关注位，根据扫描链的配置而改变。本专利技术人已经发现了如下问题：Sannomiya所公开的技术未考虑到压缩扫描，并且在压缩扫描的情况下不能减少扫描链的级的数量。相关领域的其它问题和本专利技术的新特征将通过下面对说明书和所附附图的说明变得显而易见。本专利技术的一个方面是扫描触发器，该扫描触发器包括：逻辑结构，该逻辑结构能够选择并且输出从外部输入的外部输入测试信号和在扫描移位操作中经由在相同扫描链中的前面级中的扫描触发器输入的移位测试信号中的一个。应注意，作为本专利技术的各个方面，用于根据上述方面的半导体装置的设计装置和设计方法、和用于使计算机执行该设计方法的处理中的一些处理的程序也是有效的。根据上述方面，通过改变每个测试图案的压缩比，可以减少测试步骤的数量而不降低检测效率。附图说明上述和其它方面、优点以及特征将通过下面结合对应附图对特定实施例的说明而变得更加显而易见，其中：图1是示出了根据第一实施例的半导体装置的配置的示意图；图2是示出了根据第一实施例的半导体装置的控制的示例的示意图；图3是示出了根据第一实施例的半导体装置的控制的另一示例的示意图；图4是用于说明根据第一实施例的半导体装置的操作的示意图；图5是示出了根据第二实施例的半导体装置的配置的示意图；图6是示出了根据第三实施例的半导体装置的配置的示意图；图7是用于说明根据第三实施例的半导体装置的操作的示意图；图8是示出了根据第四实施例的半导体装置的配置的示意图；图9是示出了根据第五实施例的半导体装置的配置的示意图；图10是示出了根据第六实施例的半导体装置的配置的示意图；图11是示出了在根据第六实施例的半导体装置中在不同压缩比下在测试步骤的数量与故障检测率之间的关系的图表；图12是示出了用于根据第七实施例的半导体装置的设计装置的示意图；图13是示出了根据第七实施例的半导体装置的设计流程的示例的示意图；图14是示出了根据第七实施例的半导体装置的设计流程的另一示例的示意图；图15是示出了根据对比示例的半导体装置的配置的示意图；图16是示出了在根据对比示例的半导体装置中在不同压缩比下在测试步骤的数量与故障检测率之间的关系的图表；以及图17是示出了根据对比示例的半导体装置的设计流程的示意图。具体实施方式在下文中，将参照附图对实施例进行说明。为了使说明变得清楚，已经适当地省略或者简化了实施例的一些部分或者附图中的一些附图。进一步地，在附图中被图示为用于执行各个处理的功能块的元件，可以通过CPU、存储器、和其它电路以硬件方式实施，以及可以通过加载到存储器等的程序以软件方式实施。因此，本领域中的技术人员要理解，这些功能块可以按照各种形式实施，包括，但不限于，通过单独的硬件、单独的软件或者硬件和软件的组合来实施。在以下实施例中示出的特定值等仅仅是图示性的，以方便更简单地理解本专利技术，并且不限于特定值等，除非另有明确指出。应注意，在图中，相同的元件用相同的附图标记表示，并且若需要，省略重复说明。各个实施例涉及一种能够执行压缩扫描测试的半导体装置和一种用于该半导体装置的设计装置。根据各个实施例的半导体装置具有如下这样的逻辑结构，该逻辑结构能够在针对每个测试图案切换作为在外部输入/输出端子的数量与扫描链的数量之比的压缩比的同时、执行扫描测试。能够切换扫描链的数量的逻辑电路，包括构成每个扫描链的扫描触发器(SFF)。SFF具有如下这样的配置，该配置能够选择从外部输入的外部输入测试信号和在扫描链中被移位的移位测试信号中的一个，并且输出所选信号。通过根据控制信号来改变扫描链的路径，可以切换扫描链的数量。在下文中，能够改变压缩比的扫描测试，应该称为可变压缩扫描测试。各个实施例可以应用于半导体装置，诸如MCU(微控制器单元本文档来自技高网...

【技术保护点】
一种半导体装置，包括：一个或者多个扫描链，所述一个或者多个扫描链包括串联连接的一个或者多个扫描触发器；以及组合电路，其中所述扫描触发器可以在扫描移位操作与捕获操作之间切换，所述扫描移位操作用于使得在所述扫描链中的所述扫描触发器作为移位寄存器操作，而所述捕获操作用于捕获来自所述组合电路的输出，所述扫描触发器包括：选择单元，所述选择单元被配置为在所述扫描移位操作中选择外部输入测试信号或者移位测试信号，所述外部输入测试信号是外部输入的，而所述移位测试信号是经由在所述相同扫描链的前面级中的所述扫描触发器输入的；以及触发器，所述触发器被配置为输出已经被所述选择单元选择的所述外部输入测试信号或者所述移位测试信号。

【技术特征摘要】
2015.03.18 JP 2015-0546071.一种半导体装置，包括：一个或者多个扫描链，所述一个或者多个扫描链包括串联连接的一个或者多个扫描触发器；以及组合电路，其中所述扫描触发器可以在扫描移位操作与捕获操作之间切换，所述扫描移位操作用于使得在所述扫描链中的所述扫描触发器作为移位寄存器操作，而所述捕获操作用于捕获来自所述组合电路的输出，所述扫描触发器包括：选择单元，所述选择单元被配置为在所述扫描移位操作中选择外部输入测试信号或者移位测试信号，所述外部输入测试信号是外部输入的，而所述移位测试信号是经由在所述相同扫描链的前面级中的所述扫描触发器输入的；以及触发器，所述触发器被配置为输出已经被所述选择单元选择的所述外部输入测试信号或者所述移位测试信号。2.根据权利要求1所述的半导体装置，进一步包括控制电路，所述控制电路被配置为根据设置在所述扫描触发器中的测试图案，来控制所述选择单元选择所述外部输入测试信号或者所述移位测试信号。3.根据权利要求1所述的半导体装置，进一步包括压缩器，所述压缩器被配置为连接至多个所述扫描链的输出侧、并且压缩并且转换来自多个所述扫描链的输出。4.根据权利要求3所述的半导体装置，其中所述压缩器根据所述扫描链的数量来改变压缩比。5.根据权利要求3所述的半导体装置，进一步包括掩蔽电路，所述掩蔽电路被配置为被设置在所述压缩器与多个所述扫描链之间、并且阻挡在来自多个所述扫描链的输出中的特定测试结果中的一部分至所述压缩器的输入。6.根据权利要求1所述的半导体装置，其中所述扫描链包括用于移位的扫描触发器，所述用于移位的扫描触发器被配置为能够在所述扫描移位操作与所述捕获操作之间切换，并且在所述扫描移位操作中，所述用于移位的扫描触发器未加改变地输出已经被输入的所述外部输入测试信号或者所述移位测试信号。7.根据权利要求6所述的半导体装置，进一步包括扩展器，所述扩展器被配置为连接至多个所述扫描链的输入侧、并且根据扫描链的数量来扩展和转换所述外部输入测试信号，其中所述用于移位的扫描触发器连接至所述扩展器。8.根据权利要求1所述的半导体装置，进一步包括扩展器，所述扩展器被配置为连接至多个所述扫描链的输入侧、并且根据扫描链的数量来扩展和转换所述外部输入测试信号。9.一种用于半导体装置的设计装置，所述半导体装置包括扫描触发器，所述扫描触发器被配置为能够在扫描移位操作与捕获操作之间切换，所述扫描移位操作用于使得在包括有串联连接的一个或多个扫描触发器的一个或者多个扫描链中的所述一个或者多个扫描触发器作为移位寄存器操作，而所述捕获操作用于捕获来自组合电路的输出，所述设计装置包括：运算处理装置，所述运算处理装置被配置为能够根据预先设置的程序来执行预定的处理，其中所述运算处理装置执行电路生成处理，所述电路生成处理参照网表、并且生成包括有所述扫描触发器的半导体装置，所述扫描触发器在所述扫描移位操作中能够选择外部输入测试信号或者移位测试信号，其中所述外部输入测试信号是外部输入的，而所述移位测试信号是经由在所述相同扫描链的前面级中的所述扫描触发器输入的。10.根据权利要求9所述的设计装置，其中所述运算处理装置执行：关注位计算处理，所述关注位计算处理从提前输入的故障列表中选择待检测的故障候选、并且计算出与...

【专利技术属性】
技术研发人员：岩田浩幸，
申请(专利权)人：瑞萨电子株式会社，
类型：发明
国别省市：日本;JP