【技术实现步骤摘要】
本专利技术涉及半导体装置及其版图设计方法，该半导体装置包含用于回避天线损害(antenna damage)的天线保护元件。
技术介绍
近年来，随着半导体制造技术的微细化发展，在器件(device)的制造工序中，利用等离子刻蚀(Plasma etching)、等离子CVD为代表的等离子工艺(process)已经很普遍。但是，另一方面，被称为等离子充电损害(plasmacharging damage)的、由等离子工艺引起的半导体元件的损伤成为很大的问题。等离子充电损害，也被称为天线损害，已成为栅极泄漏(gate leak)电流增加、阈值电压变动等半导体元件特性恶化、故障、寿命降低的原因。而且，伴随工艺技术微细化的栅极氧化膜的薄膜化等，使得天线损害成为更加严重的问题。作为上述问题的解决方法之一，专利文献1公开了使用保护元件(以下称为天线保护元件)的方法。这里，天线保护元件是指具有二极管(diode)、闸流晶体管(thyristor)等的元件，该二极管、闸流晶体管是通过从等离子放射的紫外区域的光线(以下简称为紫外光)照射到活性区域，而使导电性得到提高。根据专利文献1，...
【技术保护点】
一种半导体装置，其特征在于，该装置包括： 栅极； 天线保护元件，与所述栅极连接； 第１配线，与所述栅极连接； 第２配线，不与所述栅极连接，设置于所述第１配线的上层； 其中， 在构成所述第１配线的配线层中，各配线被设置为不覆盖所述天线保护元件的活性区域上方； 所述第２配线被设置为至少部分覆盖所述天线保护元件的活性区域上方。
【技术特征摘要】
JP 2006-4-28 2006-1260831.一种半导体装置，其特征在于，该装置包括栅极；天线保护元件，与所述栅极连接；第1配线，与所述栅极连接；第2配线，不与所述栅极连接，设置于所述第1配线的上层；其中，在构成所述第1配线的配线层中，各配线被设置为不覆盖所述天线保护元件的活性区域上方；所述第2配线被设置为至少部分覆盖所述天线保护元件的活性区域上方。2.一种半导体装置，其特征在于，该装置包括多个单元，其中包含天线保护元件；虚设图案，配置于所述多个单元的上层；其中，所述虚设图案，在所述天线保护元件上的配置规则与在所述天线保护元件以外的单元上的配置规则不同。3.一种半导体装置，其特征在于，该装置包括多个单元，其中包含天线保护元件；通过配线，配置于所述多个单元的上层，通过所述天线保护元件上面；虚设图案，配置于所述通过配线的上层或者下层；其中，所述虚设图案被配置为，在所述天线保护元件上与所述通过配线重叠。4.根据权利要求3所述的半导体装置，其特征在于，所述配线为电源配线或者信号配线。5.一种半导体装置，其特征在于，该装置包括多个单元，其中包含天线保护元件；通过配线，配置于所述多个单元的上层，通过所述天线保护元件上面；其中，所述通过配线具有的形状为，在所述天线保护元件上面的部分中的每单位长度的面积小于所述天线保护元件上面以外的部分。6.一种半导体装置，其特征在于，该装置包括多个单元，其中包含天线保护元件；多条通过配线，配置于所述多个单元的上层，通过所述天线保护元件上面；其中，所述多条通过配线被配置为其间隔比其他配线的最小间隔大。7.一种半导体装置，其特征在于，该装置包括多个单元，其中包含天线保护元件；配线，配置于所述多个单元的上层；其中，在所述天线保护元件上，配线的方向被固定为纵或者横之中的一个方向。8.一种半导体装置，其特征在于，该装置包括栅极；天线保护元件，与所述栅极连接；其中，所述天线保护元件，在p阱与n阱中活性区域的图案数不同。9.一种半导体装置，其特征在于，该装置包括多个单元，其中包含多个天线保护元件；所述多个天线保护元件之中至少2个以上，p阱与n阱的面积比互不相同。10.一种半导体装置，其特征在于，该装置包括栅极；天线保护元件；配线，用于连接所述栅极与所述天线保护元件；其中，所述配线与延伸到空闲区域的分支配线连接。11.一种半导体装置的版图设计方法，其特征在于，该方法包括以下步骤配置栅极和天线保护元件；第1配线步骤，配置与所述栅极连接的第1配线，同时，连接所述栅极与所述天线保护元件，且，在构成所述第1配线的配线层中，配置其他配线，使其不覆盖所述天线保护元件的活性区域上方；第2配线步骤，在比构成所述第1配线的配线层更上层的配线层中配置配线，容许其覆盖所述天线保护元件的活性区域上方。12.一种半导体装置的版图设计方法，所述半导体装置具有栅极及与所述栅极连接的天线保护元件，其特征在于，该方法包括以下步骤在配置包含所述栅极及天线保护元件的单元的上层进行概略配线；验证对所述栅极的天线损害；在所述验证步骤中，考虑所述天线保护元件与其上层配线之间的重叠面积，假定所述天线保护元件的能力，进行验证。13.根据权利要求12所述的半导体装置的版图设计方法，其特征在于，该方法包括以下步骤由所述验证步骤的验证结果，算出在所述天线保护元件上配线可以重叠的容许重叠面积，或者不能重叠的不可重叠面积。14.根据权利要求13所述的半导体装置的版图设计方法，其特征在于，根据所述容许重叠面积或者不可重叠面积，在所述天线保护元件上配置虚设图案。15.一种半导体装置的版图设计方法，其特征在于，该方法包括以下步骤配置包含天线保护元件的多个单元；在所述多个单元的上层配置配线；在所述配线的上层或者下层配置虚设图案；在所述虚设图案配置步骤中，当存在通过所述天线保护元件上面的通过配线时，在所述天线保护元件上，配置虚设图案，使其与所述通过配线重叠。16.根据权利要求15所述的半导体装置的版图设计方法，其特征在于，该方法包括以下步骤由所述虚设图案配置步骤的配置结果，算出配置有虚设图案的配线层中的面积率；所述算出步骤中算出的面积率未达到规定值时，根据配线可以重叠的容许重叠面积，或者不能重叠的不可重叠面积，在所述天线保护元件上追加配置虚设图案。17.根据权利要求15所述的半导体装置的版图设计方法，其特征在于，所述通过配线为电源配线或者信号配线。18.根据权利要求15所述的半导体装置的版图设计方法，其特征在于，在所述虚设图案配置步骤中，当所述通过配线包含电源配线及信号配线时，配置虚设图案，使其仅对所述电源配线重叠；由所述虚设图案配置步骤的配置结果，算出配置虚设图案的配线层的面积率；所述算出步骤中算出的面积率未达到规定值时，判断将虚设图案配置为与所述信号配线重叠时，是否产生时序违规；在所述判断步骤中判断为不产生时序违规时，配置虚设图案，使其与所述信号配线重叠。19.根据权利要求18所述的半导体装置的版图设计方法，其特征在于，在所述判断步骤中判断为产生时序违规时，配置虚设图案，使其不与所述信号配线重叠。20.一种半导体装置的版图设计方法，其特征在于，该方法包括以下步骤配置包含天线保护元件的多个单元；在所述多个单元的上层配置配线；其中，当超过规定宽度的配线通过所述天线保护元件之上时，将所述天线保护元件的位置变更为所述超过规定宽度的配线不通过的位置。21.一种半导体装置的版图设计...
【专利技术属性】
技术研发人员：嶋田纯一，木村文浩，松村阳一，大桥贵子，岩内宣之，藤野健哉，荒木章之，桥本幸治，安井卓也，田口浩文，
申请(专利权)人：松下电器产业株式会社，
类型：发明
国别省市：JP[日本]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。