半导体装置和半导体装置的设计方法制造方法及图纸

本发明专利技术提供了半导体装置和半导体装置的设计方法。该半导体装置包括：第一信号线，形成在半导体基板上所形成的第一配线层中，并且沿第一方向布置；第一和第二屏蔽线，形成在第一配线层中，沿第一方向布置在第一信号线的两侧，并且被赋予第一固定电位；以及多条第三屏蔽线，形成在半导体基板上所形成的第二配线层中，以第一配线宽度和第一配线间隔、沿几乎垂直于第一方向的第二方向、以与第一信号线以及第一和第二屏蔽线中的每一条部分重叠的方式来布置，并且被赋予第一固定电位。

【技术实现步骤摘要】
半导体装置和半导体装置的设计方法
本文所述的实施例涉及一种半导体装置以及半导体装置的设计方法。
技术介绍
已知需要时钟信号的、具有多个电路的半导体集成电路装置(例如参见专利文献1)。半导体集成电路装置设置有脉冲发生器中的时钟干线和时钟驱动器、电源和接地线、用于时钟干线的屏蔽配线以及多个电路。此外，半导体集成电路装置在设置有时钟支线和用于时钟支线的屏蔽配线并且用于时钟支线的屏蔽配线与电源和接地线中的任一个相互相交的区域中设置有连接装置，该连接装置根据通过判断该装置的部件各自的布置关系是否满足预定规则而获得的判断结果来连接这两者。还已知一种时钟配线结构，其包括：用以传播时钟信号的时钟配线，该时钟配线设置在层中；一对同层屏蔽配线，在该层中设置在沿时钟配线的两侧；以及相邻层配线，沿着时钟配线和该一对屏蔽配线设置在该层的下层和上层中或这些层中的任一个中(例如，参见专利文献2)。此外，已知一种配线结构，其具有：时钟配线；一对第一屏蔽配线，在与时钟配线的层相同的层中设置在沿着时钟配线的两侧；以及第二屏蔽配线，以覆盖面向时钟配线和该一对第一屏蔽配线的区域的方式设置在经由绝缘层与时钟配线的层不同的层中本文档来自技高网...

【技术保护点】
一种半导体装置，包括：第一信号线，形成在半导体基板上所形成的第一配线层中，并且沿第一方向布置；第一和第二屏蔽线，形成在所述第一配线层中，沿所述第一方向布置在所述第一信号线的两侧，并且被赋予第一固定电位；以及多条第三屏蔽线，形成在所述半导体基板上所形成的第二配线层中，以第一配线宽度和第一配线间隔、沿几乎垂直于所述第一方向的第二方向、以与所述第一信号线以及所述第一和第二屏蔽线中的每一条部分重叠的方式布置，并且被赋予所述第一固定电位。

【技术特征摘要】
2012.10.01 JP 2012-2195921.一种由计算机执行的设计半导体装置的方法，所述方法包括：由所述计算机来在第一配线层中沿第一方向布置第一信号线；由所述计算机来在所述第一配线层中沿所述第一方向、在所述第一信号线的两侧布置第一和第二屏蔽线；由所述计算机来在第二配线层中沿几乎垂直于所述第一方向的第二方向布置第二和第三信号线，使得所述第二信号线与所述第一信号线和所述第一和第二屏蔽线部分地相交，并且所述第三信号线与所述第一信号线和所述第一和第二屏蔽线不相交；由所述计算机来在所述第一配线层中沿所述第一方...

【专利技术属性】
技术研发人员：北浦智靖，
申请(专利权)人：富士通半导体股份有限公司，
类型：发明
国别省市：日本;JP