本发明专利技术的目的在于，使用于制作ＡｒＦ准分子激光曝光用光掩模的光掩模坯体，能够应用于半导体设计规则中从ＤＲＡＭ半节距（ｈｐ）３２ｎｍ起的下一代。作为解决方案的是一种光掩模坯体，其用于制作采用了波长２００ｎｍ以下的曝光光的光掩模，所述光掩模坯体的特征在于，具有：透光性基板；遮光膜，其形成在透光性基板上，并含有钼及硅；以及蚀刻掩模膜，其形成在该遮光膜上并与其接触，并含有铬，所述遮光膜从所述透光性基板侧起依次具有遮光层和防反射层，所述遮光层的钼含量为９％原子百分比以上４０％原子百分比以下，所述蚀刻掩模膜的铬含量为４５％原子百分比以下。
【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及在半导体器件等的制造中使用的光掩模坯体、光掩模及其制造方法寸。
技术介绍
半导体器件等的细微化具有使得性能、功能提高(快速动作和低功耗等)和成本降低的优点，细微化的推进在日益加速。支持该细微化的是光刻技术，转印用掩模与曝光装置、抗蚀剂材料一起成为关键技术。近年来，进入了在半导体器件的设计规格中被称为半节距(hp，half pitch) 32nm 时代的开发阶段。所述半节距相当于ArF准分子激光曝光光的波长193nm的1/6。在从hp32nm起的下一代中，仅仅应用现有的相移法、倾斜入射照明法和光瞳滤波法等解析度增强技术(Resolution Enhancement ^Technology :RET)、以及光学邻近校正(Optical Proximity Correction :0PC)技术还不够，还需要超高NA技术(液浸光刻)和双重曝光法 (双重构图)。当在透明基板上形成具有遮光膜的掩模图案的光掩模的情况下，在把形成有掩模图案的抗蚀剂膜作为掩模进行遮光膜(例如Cr系的单层膜或者多个叠层膜)的干蚀刻时， 抗蚀剂膜也被蚀刻而被消耗。因此，导致在遮光层上转印掩模图案时的解像性下降。作为其对策，使遮光膜变薄比较有效。但是，如果使遮光膜变薄，则导致OD值(光学浓度)减小。作为上述问题的对策，提出了专利文献1的方法。该方法采用例如在基板上形成 MoSi系遮光膜/Cr系蚀刻掩模膜(兼做防反射膜)的坯体(参照该文献的第0174段等)。 并且，通过采用膜厚较薄的Cr系蚀刻掩模膜，减轻了抗蚀剂的负担，在向膜厚较薄的Cr系蚀刻掩模膜转印掩模图案时的解像性的下降得到了改善。与此同时，通过将蚀刻掩模膜 (其对于遮光膜具有比抗蚀剂更高的蚀刻选择性，而且膜厚与抗蚀剂相比很薄)用作遮光膜的蚀刻掩模，将会有助于改善遮光膜图案的CD。此时，虽然也能够确保遮光膜的OD = 3， 但是并不减薄MoSi系的遮光膜本身。另外，关于由MoSi系材料的层叠结构构成的遮光膜，在专利文献2中记载了例如从基板侧起由MoSiN主遮光层/MoSiON防反射层的层叠结构构成的遮光膜等。专利文献1 日本特开2007-241065号公报专利文献2 日本特开2006-78807号公报在制作适应于从DRAM hp32nm起的下一代的采用了硅化钼系遮光膜的光掩模的情况下，仅仅采用利用了以往的使用Cr系材料的蚀刻掩模的掩模制作工艺(仅从与遮光膜的蚀刻选择性方面考虑而选定蚀刻掩模)还不够。另外，出于确保边缘对比度等的原因，需要形成不能在晶片上的抗蚀剂上成像的细微辅助图案(Sub Resolution Assist Feature :SRAF)。在从 DRAM hp32nm 起的下一代中，有时需要在光掩模上形成线宽小于40nm的SRAF。为了获得DRAM hp32nm起的下一代中使用的光掩模所要求的解像性(小于40nm)， 需要降低抗蚀剂图案的宽高比，从防止抗蚀剂图案的歪斜方面考虑，需要使抗蚀剂膜的膜厚为IOOnm以下。本专利技术的专利技术人发现为了使抗蚀剂膜的膜厚达到IOOnm以下，仅利用上述现有的光掩模坯体的层结构还不够，还需要改善蚀刻掩模、遮光膜这两者。具体地讲，本专利技术的专利技术人发现为了能够在IOOnm以下的抗蚀剂膜厚下对蚀刻掩模转印掩模图案，需要改善蚀刻掩模膜的结构，但是仅仅单纯地将蚀刻掩模膜的膜厚减薄还不够，在将掩模图案转印到下层的遮光膜上的蚀刻处理结束之前，蚀刻掩模膜必须能够保持掩模图案，因而现有的蚀刻掩模膜的结构、现有的遮光膜的结构很难实现。另一方面，本专利技术的专利技术人发现在将抗蚀剂膜厚设为IOOnm以下时，产生 LER(Line Edge Roughness 线边缘粗糙度)比以往增大的趋势。这在将形成有掩模图案的抗蚀剂膜作为掩模、对蚀刻掩模膜进行干蚀刻时，抗蚀剂膜也被蚀刻而被消耗，但是在膜厚比较薄时，图案的形状劣化比较显著，导致在将掩模图案转印到蚀刻掩模膜上时的LER变差。并且，本专利技术的专利技术人发现在抗蚀剂图案的线宽小于40nm时，因抗蚀剂图案的干蚀刻而导致的消耗(减膜)的影响相对增大，而且这种影响不能忽视。为了解决这些问题，本专利技术的专利技术人发现需要缩短在将掩模图案转印到蚀刻掩模上时进行干蚀刻的时间。
技术实现思路
本专利技术的目的在于，提供一种下一代的光掩模坯体以及光掩模，将抗蚀剂膜厚为 IOOnm以下(大致hp32nm起)、乃至抗蚀剂膜厚为75nm以下(大致hp32nm起)、甚至抗蚀剂膜厚为65nm以下(大致hp22nm起)作为目标。并且，本专利技术的目的在于，提供一种能够应用于半导体设计规则中的DRAM半节距 (hp) 32nm起的下一代的光掩模坯体以及光掩模。并且，本专利技术的目的在于，提供一种能够实现掩模上的图案的解像性小于40nm的光掩模坯体以及光掩模。本专利技术采用以下结构。(结构1)一种光掩模坯体，该光掩模坯体用于制作采用波长200nm以下的曝光光的光掩模，所述光掩模坯体的特征在于，具有透光性基板；遮光膜，其形成在透光性基板上，并含有钼及硅；以及蚀刻掩模膜，其形成在该遮光膜上并与其接触，并含有铬，所述遮光膜从所述透光性基板侧起依次具有遮光层和防反射层，所述遮光层的钼含量为9%原子百分比以上40%原子百分比以下，所述蚀刻掩模膜的铬含量为45%原子百分比以下。(结构2)一种光掩模坯体，该光掩模坯体用于制作采用波长200nm以下的曝光光的光掩模，所述光掩模坯体的特征在于，具有透光性基板；遮光膜，其形成在透光性基板上，并含有钼及硅；以及蚀刻掩模膜，其形成在该遮光膜上并与其接触，并含有铬，所述遮光膜从所述透光性基板侧起依次具有遮光层和防反射层，所述蚀刻掩模膜的铬含量为45%原子百分比以下，由所述遮光膜及蚀刻掩模膜构成的叠层膜的片电阻值为3. OkQ/ □以下。(结构3)根据结构1或2所述的光掩模坯体，其特征在于，所述蚀刻掩模膜的铬含量为35% 原子百分比以下，并含有氮及氧中至少一方。(结构4)根据结构1 3中任意一项所述的光掩模坯体，其特征在于，所述蚀刻掩模膜含有氮及氧中至少一方和碳。(结构 5)根据结构1 4中任意一项所述的光掩模坯体，其特征在于，所述蚀刻掩模膜是使用形成于其上的膜厚IOOnm以下的抗蚀剂膜进行加工而成的，所述蚀刻掩模膜的膜厚为5nm以上20nm以下，所述遮光膜的膜厚为60nm以下。(结构6)根据结构5所述的光掩模坯体，其特征在于，所述抗蚀剂膜的膜厚为75nm以下，而且所述蚀刻掩模膜的膜厚为5nm以上15nm以下。(结构7)根据结构5所述的光掩模坯体，其特征在于，所述抗蚀剂膜的膜厚为65nm以下，而且所述蚀刻掩模膜的膜厚为5nm以上IOnm以下。(结构 8)根据结构1 7中任意一项所述的光掩模坯体，其特征在于，所述遮光层利用由钼及硅构成的材料、或者由钼、硅及氮构成的材料形成。(结构9)根据结构1 7中任意一项所述的光掩模坯体，其特征在于，所述遮光膜由所述遮光层及防反射层这两层构成，所述遮光层利用由钼、硅及氮构成的材料形成，所述防反射层利用由钼及硅、和氧及氮中至少一方构成的材料形成。(结构10)根据结构1 9中任意一项所述的光掩模坯体，其特征在于，所述蚀刻掩模膜是在制作光掩模时被去除的膜。(结构11)根据结构1 10中任意一项所述的光掩模坯体，其特征在本文档来自技高网...
【技术保护点】
１．一种光掩模坯体，该光掩模坯体用于制作采用了波长２００ｎｍ以下的曝光光的光掩模，所述光掩模坯体的特征在于，具有：透光性基板；遮光膜，其形成在透光性基板上，并含有钼及硅；以及蚀刻掩模膜，其形成在该遮光膜上并与其接触，并含有铬，所述遮光膜从所述透光性基板侧起依次具有遮光层和防反射层，所述遮光层的钼含量为９％原子百分比以上４０％原子百分比以下，所述蚀刻掩模膜的铬含量为４５％原子百分比以下。
【技术特征摘要】
【国外来华专利技术】...
【专利技术属性】
技术研发人员：桥本雅广，
申请(专利权)人：HOYA株式会社，
类型：发明
国别省市：JP
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。