半导体存储装置制造方法及图纸

本发明专利技术的实施方式可通过组装后的动作测试而容易地检查存储器与控制器之间的信号的状态。实施方式的半导体存储装置包括：布线衬底；存储器；键合线，将布线衬底与存储器电连接；存储器控制器；及绝缘树脂层。布线衬底包括：键合垫，设置在第一面，且具有接合着键合线的接合部、及通孔焊盘部；通孔，於俯視方向上，以与通孔焊盘部重叠的方式贯通布线衬底；以及连接垫，以与通孔重叠的方式设置在第二面，且经由通孔与键合垫电连接，并且以包含通孔的一部分的方式在第二面露出。

【技术实现步骤摘要】
[相关申请案]本申请案享有以日本专利申请案2014-188533号(申请日：2014年9月17日)作为基础申请案的优先权。本申请案通过参照该基础申请案而包含基础申请案的全部内容。
实施方式的专利技术涉及一种半导体存储装置。
技术介绍
作为半导体存储装置的一种的eMMC(embedded MultiMedia Card(嵌入式多媒体卡)：eMMC)等控制器组入型NAND(Not-And，与非)闪速存储器不仅能够进行高速动作，而且具有低耗电或面积小等优点。在制造半导体存储装置时，进行动作测试，该动作测试是检查在组装后是否正常地进行动作。在NAND闪速存储器的动作测试中，例如使探针引脚与露出在封装体表面的外部连接端子接触，使用存储器测试仪等进行如下检查：是否能准确地选择存储单元，或者是否能将数据准确地写入到所选择的存储单元，进而是否能在规定的访问时间读出所写入的数据。然而，在控制器组入型NAND闪速存储器的动作测试中，难以辨别存储器部分的不良与存储器控制器部分的不良。在控制器组入型NAND闪速存储器中，因为将存储器与存储器控制器作为一个封装体密封，所以存储器与存储器控制器的连接部不会露出到封装体表面。因此，通过动作测试来调查存储器与存储器控制器之间的信号的状态时必须在组装后进行模塑树脂等的加工等，并不容易。
技术实现思路
本专利技术的实施方式是一种具备存储器与控制器的控制器组入型半导体存储装置，可通过组装后的动作测试而容易地检查存储器与控制器之间的信号的状态。实施方式的半导体存储装置包括：布线衬底，具有相互对向的第一面及第二面；存
储器，搭载在第一面；键合线，将布线衬底与存储器电连接；存储器控制器，搭载在第一面，且经由布线衬底与存储器电连接；以及绝缘树脂层，密封存储器、存储器控制器、及键合线。布线衬底包括：键合垫，设置在第一面，且具有接合着键合线的接合部、及通孔焊盘部；通孔，於俯視方向上，以与通孔焊盘部重叠的方式贯通布线衬底；以及连接垫，以与通孔重叠的方式设置在第二面，且经由通孔与键合垫电连接，并且以包含通孔的一部分的方式在第二面露出。附图说明图1是表示半导体存储装置的构造例的图。图2是半导体存储装置的放大图。图3是表示半导体存储装置的平面布局例的俯视图。图4是焊垫部的局部放大图。图5是焊垫部的局部放大图。图6是表示焊垫部中的连接垫的布局例的图。图7是表示连接垫的平面形状的图。图8是表示连接垫的平面形状的图。具体实施方式下面，参照附图对实施方式进行说明。此外，附图是示意性的图，存在例如厚度与平面尺寸的关系、各层的厚度的比率等与现实不同的情况。另外，在实施方式中，对实质上相同的构成要素标注相同的符号，并省略说明。图1是表示半导体存储装置的构造例的图。图1所示的半导体存储装置10包括布线衬底1、存储器2、存储器控制器3、键合线4、绝缘树脂层5、及导电层6。布线衬底1具有第一面及第二面。布线衬底1的第一面相当于图1中的布线衬底1的上表面，第二面相当于图1中的布线衬底1的下表面。存储器2搭载在布线衬底1的第一面。存储器2具有例如多个半导体芯片的积层，多个半导体芯片是以隔着粘着层而一部分重叠的方式相互粘着。多个半导体芯片通过利用打线接合将设置在各个半导体芯片的电极垫连接而电连接。作为半导体芯片，可使用例如具有NAND闪速存储器等存储元件的存储器芯片等。此时，半导体芯片除了具备存储单元以外，还可以具备解码器等。存储器控制器3搭载在布线衬底1的第一面，且经由布线衬底1与存储器2电连接。存储器控制器3控制对存储器2的数据的写入及数据的读出等动作。存储器控制器3包含半导体芯片，通过利用例如打线接合将设置在半导体芯片的电极垫与设置在布线衬底1的键合垫等连接垫连接而与布线衬底1电连接。作为存储器2及存储器控制器3与布线衬底1的连接方法，并不限定于打线接合，也可以使用倒装芯片接合或捲带式自动接合(Tape Automated bonding)等无线接合。另外，也可以使用将存储器2的芯片与存储器控制器3的芯片积层在布线衬底1的TSV(Through Silicon Via(硅穿孔)：TSV)方式等三维封装构造。键合线4将布线衬底1与存储器2电连接。由此，键合线4电连接在存储器2与存储器控制器3的连接部。作为键合线4，可使用例如金、银、铜、铝等。另外，也可以设置多条键合线作为键合线4。绝缘树脂层5含有无机填充材料(例如SiO2)，使用例如将该无机填充材料与有机树脂等混合而成的密封树脂并利用转注成形法、压缩成形法、射出成形法等成形法而形成。导电层6设置在布线衬底1的第二面。导电层6具有作为外部连接端子的功能。例如经由外部连接端子将信号及电源电压等供给到存储器控制器3。此时，也可以经由外部连接端子将电源电压供给到存储器2。导电层6由例如金、铜、焊锡等形成。也可以使用例如锡-银系、锡-银-铜系的无铅焊锡。另外，也可以通过积层多种金属材料而设置导电层6。此外，在图2中，虽形成了含有导电球的导电层6，但也可以形成含有凸块的导电层6。进而，在图2中表示图1所示的半导体存储装置10的局部放大图。如图2所示，布线衬底1包括绝缘层11、布线层12、布线层13、阻焊剂14、阻焊剂15、通孔16a、及通孔16b。绝缘层11设置在布线衬底1的第一面与第二面之间。作为绝缘层11，可使用例如半导体衬底、玻璃衬底、陶瓷衬底、或玻璃环氧化物等树脂衬底等。布线层12设置在布线衬底1的第一面。布线层12具有包含键合垫121与布线122的多个导电层。键合垫121包括：接合部121a，接合着键合线4；及通孔焊盘部121b，与接合部121a并列设置。另外，也可以设置多个键合垫作为键合垫121。进而，在图2中，表示了通过楔形接合(wedge bonding)将键合线4接合的例子，但并不限定于此，也可以通过球形接合(ball bonding)将键合线4接合。布线层13设置在布线衬底1的第二面。布线层13具有包含在表面未设置导电层6
的连接垫131a及在表面设置着导电层6的连接垫131b的多个导电层。连接垫131a的表面在第二面露出，连接垫131b的表面被导电层6覆盖。连接垫131a具有作为测试垫的功能，该测试垫用来在动作测试中检查存储器2与存储器控制器3之间的信号的状态。例如，可通过使探针引脚与连接垫131a接触，而使用存储器测试仪等进行动作测试。连接垫131a也可以电连接在存储器2与存储器控制器3的连接节点。连接垫131a只要至少包含通孔16a的一部分便可，也可以只将例如第二面中的通孔16a的露出面看作连接垫131a。连接垫131b具有作为用来形成导电层6的焊盘的功能。连接垫131b的直径也可以大于连接垫131a的直径。另外，连接垫131b也可以电连接在其他连接布线。布线层12及布线层13含有例如铜、银、金、或镍等。例如，也可以通过利用电解镀敷法或无电镀敷法等形成包含所述材料的镀膜而形成布线层12及布线层13。另外，也可以使用导电膏形成布线层12及布线层13。阻焊剂14设置在布线层12上，且具有开口部。阻焊剂14的开口部设置在例如键合垫121的至少一部分上。此外，在图2中，虽在布线122上形成着阻焊剂14，但在布线122之外的部分上形成开口部。阻焊剂15设本文档来自技高网...

【技术保护点】
一种半导体存储装置，其特征在于包括：布线衬底，包括相互对向的第一面及第二面；存储器，搭载在所述第一面；键合线，将所述布线衬底与所述存储器电连接；存储器控制器，搭载在所述第一面，且经由所述布线衬底与所述存储器电连接；以及绝缘树脂层，密封所述存储器、所述存储器控制器、以及所述键合线；并且所述布线衬底包括：键合垫，设置在所述第一面，且包括接合着所述键合线的接合部、以及通孔焊盘部；通孔，於俯視方向上，以与所述通孔焊盘部重叠的方式贯通所述布线衬底；以及连接垫，以与所述通孔重叠的方式设置在所述第二面，且经由所述通孔与所述键合垫电连接，且以包含所述通孔的一部分的方式在所述第二面露出。

【技术特征摘要】
2014.09.17 JP 2014-1885331.一种半导体存储装置，其特征在于包括：布线衬底，包括相互对向的第一面及第二面；存储器，搭载在所述第一面；键合线，将所述布线衬底与所述存储器电连接；存储器控制器，搭载在所述第一面，且经由所述布线衬底与所述存储器电连接；以及绝缘树脂层，密封所述存储器、所述存储器控制器、以及所述键合线；并且所述布线衬底包括：键合垫，设置在所述第一面，且包括接合着所述键合线的接合部、以及通孔焊盘部；通孔，於俯視方向上，以与所述通孔焊盘部重叠的方式贯通所述布线衬底；以及连接垫，以与所述通孔重叠的方式设置在所述第二面，且经由所述通孔与所述键合垫电连接，且以包含所述通孔的一部分的方式在所述第二面露出。2.根据权利要求1所述的半导体存储装置，其特征在于包括：多个所述键合垫，这多个键合垫呈锯齿状排列设...

【专利技术属性】
技术研发人员：渡边胜好，中村三昌，松浦永悟，
申请(专利权)人：株式会社东芝，
类型：发明
国别省市：日本;JP