一种半导体器件的制备方法技术

本发明专利技术涉及蚀刻晶圆的工艺过程，尤其涉及一种半导体器件的制备方法。提供一半导体衬底，且半导体衬底上开设有开口；于开口中制备深通孔；在深通孔的底部制备底部抗反射涂层，以部分填充深通孔；旋涂光刻胶充满深通孔及开口；采用第一光罩对光刻胶进行第一曝光显影工艺，深通孔中残留有部分未被曝光的剩余光刻胶；采用第二光罩对剩余光刻胶进行第二曝光显影工艺，以去除剩余光刻胶；以及以底部抗反射涂层及具有沟槽图形的光阻为掩膜，刻蚀半导体衬底，以基于深通孔在半导体衬底中形成沟槽。有效地去除了深通孔内中间和周边的残留的光刻胶；而且由于深通孔底部涂有作为阻挡层的抗反射涂层，后续刻蚀工艺时也不会蚀刻掉深通孔底部的金属层。

【技术实现步骤摘要】

本专利技术涉及蚀刻晶圆的工艺过程，尤其涉及一种半导体器件的制备方法。
技术介绍
在集成电路制造过程中，常需要在晶圆上定义出极细微尺寸的图案，一般是采用蚀刻技术制备这些图案，即可通过将显影后所形成的光阻图案转印至位于光阻下方的基材上，以形成集成电路的复杂架构。因此蚀刻技术在半导体制造过程中占有极重要的地位。目前，由于当前蚀刻工艺的限制，在进行诸如300mm及其以下节点的超细微结构(Ultra trail structure，简称UTS)制备工艺时，会致使晶圆不同位置区域间的刻蚀能力不同，进而会影响制备器件的性能；例如在深通孔(Deep Via，简称DV)以及沟槽(Trench Etch，简称TE)制程中，由于是通过在晶圆上的开口处先形成深通孔后，再通过制备底部抗反射涂层(Bottom Anti-Reflective Coating，简称BARC)填充上述深通孔的底部，并继续采用光刻(Photoetching)、刻蚀(Etch)等工艺，以在开口中临近深通孔的位置处形成沟槽。但是，在进行上述UTS制备工艺时，在对底部抗反射涂层进行回刻(etch back)之前，晶圆的中间区域(参见图1-1所示)与其边缘区域(参见图1-2所示)的厚度差一般就能达到2800埃左右而在回刻底部抗反射涂层之后，参见图2-1及2-2所示，晶圆的中间区域的BARC与其边缘区域的BARC的厚度差甚至能达到7000埃左右即在晶圆的不同区域间进行的刻蚀工艺的刻蚀能力极度不均衡；另外，由于光阻在深通孔中所处位置越深其曝光难度越大，会使得在光刻工艺后于深通孔中还残留很多光阻，且愈临近中间区域其残留的光阻就越多，如图3-1及3-2所示，在位于晶圆中间区域的深通孔中会残留有20558～25400埃厚度的光刻胶，而在位于晶圆边缘区域的深通孔中则会残留有约10874～14684埃厚度的光刻胶，而这些残留的光刻胶会对后续制备的薄膜产生诸多损伤，且残留的越多其所造成的损伤就越严重；上述的诸多缺陷均会造成制备器件性能的下降，从而使得在UTS制备工艺中克服光刻工艺不均衡的缺陷成为当前业界继续解决的难题。
技术实现思路
针对目前蚀刻晶圆过程中存在的上述问题，本专利技术提供一种半导体器件的制备方法，本专利技术解决技术问题所采用的技术方案为：一种半导体器件的制备方法，包括：提供一半导体衬底，且所述半导体衬底上开设有若干开口；于所述开口中制备深通孔，所述深通孔嵌入至所述半导体衬底中；在所述深通孔的底部制备底部抗反射涂层，以部分填充所述深通孔；旋涂光刻胶充满所述深通孔及所述开口；采用第一光罩对所述光刻胶进行第一曝光显影工艺，以去除部分光刻胶进而形成具有沟槽图形的光阻，且所述深通孔中残留有部分未被曝光的剩余光刻胶；采用第二光罩对所述剩余光刻胶进行第二曝光显影工艺，以去除所述剩余光刻胶；以及以所述底部抗反射涂层及所述具有沟槽图形的光阻为掩膜，刻蚀所述半导体衬底，以基于所述深通孔在所述半导体衬底中形成沟槽。优选地，还包括：所述半导体衬底包括硅基底以及设置在硅基底之上的介质层；其中，所述介质层中设置有第一金属层及位于所述第一金属层上方的第二金属层；所述深通孔贯通所述介质层的上表面至所述第一金属层的上表面，以将部分所述第一金属层的上表面予以暴露；所述沟槽贯通所述介质层的上表面至所述第二金属层的上表面，以将部分所述第二金属层的上表面予以暴露；其中，所述深通孔设置于所述第一金属层与所述第二金属层沿垂直于所述介质层上表面的方向上的非交叠区域中。优选地，所述介质层包括按照从下至上顺序依次叠置的第一介质薄膜、第二介质薄膜、第三介质薄膜和第四介质薄膜；其中，所述第一介质薄膜覆盖所述硅基底的上表面；所述第一金属层嵌入设置于所述第一介质薄膜中；所述第二金属层嵌入设置于所述第三介质薄膜中；所述开口贯穿所述第四介质薄膜至所述第三介质薄膜的上表面，以将部分所述第三介质薄膜的上表面予以暴露：所述深通孔位于所述开口中并依次贯穿所述第三介质薄膜、第二介质薄膜至所述第一金属层的上表面。优选地，所述第二介质薄膜的材质为绝缘材料。优选地，所述绝缘材料为氧化物。优选地，所述第一介质薄膜和所述第三介质薄膜均为复合膜层。优选地，所述复合膜层包括若干金属薄膜及若干金属层间介质薄膜。优选地，所述第一金属层为逻辑金属层，所述第二金属层为像素金属层。优选地，采用干法蚀刻工艺制备所述深通孔及所述沟槽。优选地，所述第一光罩为具有沟槽图形的光罩，所述第二光罩为具有深通孔图形的光罩。本专利技术的有益效果：采用具有深通孔图形的第二光罩对剩余光刻胶进行曝光显影，有效地去除了深通孔内中间和周边的残留的光阻；而且由于深通孔底部涂有作为阻挡层的底部抗反射涂层，曝光时也不会蚀刻掉深通孔底部的金属层；本方案的双层图形工艺可以替代光刻单层图形的传统工艺，克服了传统工艺中带来的刻蚀晶圆中部和周边光阻能力不足的影响。附图说明图1-1为传统工艺回刻前晶圆中间区域结构的扫描电镜图；图1-2为传统工艺回刻前晶圆边缘区域结构的扫描电镜图；图2-1为传统工艺回刻后晶圆中间区域结构的扫描电镜图；图2-2为传统工艺回刻后晶圆边缘区域结构的扫描电镜图；图3-1为传统工艺回刻后晶圆中间区域深通孔中残余光刻胶的扫描电镜图；图3-2为传统工艺回刻后晶圆边缘区域深通孔中残余光刻胶的扫描电镜图；图4a～10b为本专利技术实施例中半导体器件制备方法的流程结构示意图；图11为本专利技术实施例中回刻后晶圆中间区域深通孔的扫描电镜图；图12为本专利技术实施例中回刻后晶圆中间区域深通孔的扫描电镜图。具体实施方式下面结合附图和具体实施例对本专利技术作进一步说明，但不作为本专利技术的限定。本实施例的晶圆的横截面如图4a所示，图4b为从图4a的AA'水平线为横截面的晶圆结构图。晶圆的半导体衬底包括硅基底1及设置在硅基底1之上的介质层，且在介质层的上部区域开设有若干开口7；其中，介质层中设置有第一金属层21及位于第一金属层21上方的第二金属层41；深通孔8位于开口7中并贯通介质层的上表面至第一金属层21的上表面，以将部分第一金属层21的上表面予以暴露。例如，深通孔8可设置于第一金属层21与第二金属层41沿垂直于介质层上表面的方向上的非交叠区域中。其中，第一金属层为可为逻辑金属层(logic TM)，第二金属层为像素金属层(pixel Metal)。优选的，上述的介质层可包括按照从下至上顺序依次叠置的第一介质薄膜2、第二介质薄膜3、第三介质薄膜4和第四介质薄膜5。其中，第一介质薄膜2覆盖硅基底1的上表面；第一金属层21嵌入设置于第一介质薄膜2中；第二金属层41嵌入设置于第三介质薄膜4中；开口7贯穿第四介质薄膜5至第三介质薄膜4的上表面，以将部分第三介质薄膜4的上表面予以暴露：开口7贯穿第四介质薄膜5的上表面至第三介质薄膜4的表面，以将部分第三介质薄膜4的部分上表面予以暴露，而深通孔8位于开口7中并依次贯穿第三介质薄膜4、第二介质薄膜3至第一金属层21的上表面。其中，第二介质薄膜的材质为绝缘材料如氧化物(bonding OX)。第一介质薄膜和第三介质薄膜均为复合膜层，复合膜层包括若干金属薄膜及若干金属层间介质薄膜(Inter Layer Dielectric，简称IMD)。如图5a-5b所示，在深通孔8的底部制备底部抗反射涂本文档来自技高网...

【技术保护点】
一种半导体器件的制备方法，其特征在于，包括：提供一半导体衬底，且所述半导体衬底上开设有若干开口；于所述开口中制备深通孔，所述深通孔嵌入至所述半导体衬底中；在所述深通孔的底部制备底部抗反射涂层，以部分填充所述深通孔；旋涂光刻胶充满所述深通孔及所述开口；采用第一光罩对所述光刻胶进行第一曝光显影工艺，以去除部分光刻胶进而形成具有沟槽图形的光阻，且所述深通孔中残留有部分未被曝光的剩余光刻胶；采用第二光罩对所述剩余光刻胶进行第二曝光显影工艺，以去除所述剩余光刻胶；以及以所述底部抗反射涂层及所述具有沟槽图形的光阻为掩膜，刻蚀所述半导体衬底，以基于所述深通孔在所述半导体衬底中形成沟槽。

【技术特征摘要】
1.一种半导体器件的制备方法，其特征在于，包括：提供一半导体衬底，且所述半导体衬底上开设有若干开口；于所述开口中制备深通孔，所述深通孔嵌入至所述半导体衬底中；在所述深通孔的底部制备底部抗反射涂层，以部分填充所述深通孔；旋涂光刻胶充满所述深通孔及所述开口；采用第一光罩对所述光刻胶进行第一曝光显影工艺，以去除部分光刻胶进而形成具有沟槽图形的光阻，且所述深通孔中残留有部分未被曝光的剩余光刻胶；采用第二光罩对所述剩余光刻胶进行第二曝光显影工艺，以去除所述剩余光刻胶；以及以所述底部抗反射涂层及所述具有沟槽图形的光阻为掩膜，刻蚀所述半导体衬底，以基于所述深通孔在所述半导体衬底中形成沟槽。2.根据权利要求1所述的半导体器件的制备方法，其特征在于，还包括：所述半导体衬底包括硅基底以及设置在硅基底之上的介质层；其中，所述介质层中设置有第一金属层及位于所述第一金属层上方的第二金属层；所述深通孔贯通所述介质层的上表面至所述第一金属层的上表面，以将部分所述第一金属层的上表面予以暴露；所述沟槽贯通所述介质层的上表面至所述第二金属层的上表面，以将部分所述第二金属层的上表面予以暴露；其中，所述深通孔设置于所述第一金属层与所述第二金属层沿垂直于所述介质层上表面的方向上的非交叠区域中。3.根据权利要求2所述的半导体器件的制备方法，其特征在于，所述介质层包...

【专利技术属性】
技术研发人员：魏毅，陈忠奎，陈超，王希军，
申请(专利权)人：武汉新芯集成电路制造有限公司，
类型：发明
国别省市：湖北;42