半导体装置制造方法及图纸

本发明专利技术公开能够抑制终端区的绝缘层劣化的情况的技术。半导体装置(100)具有形成有元件区(110)和包围元件区(110)的终端区(120)的半导体基板(10)。元件区(110)具有栅极沟槽(20)、覆盖栅极沟槽(20)的内表面的栅极绝缘膜(22)、被配置于栅极绝缘膜(22)的内侧的栅电极(24)。终端区(120)具有被形成于元件区(110)的周围的多个终端沟槽(30a～30j)和被配置于多个终端沟槽(30a～30j)各自的内侧的埋入绝缘层(32b～32e)。埋入绝缘层(32b)也被形成于半导体基板(10)的上表面上。在半导体基板(10)的上表面上形成有层间绝缘膜(40)。栅极配线(44)被形成于埋入绝缘层(32b)的上方，而未被形成于埋入绝缘层(32c～32e)的上方。

【技术实现步骤摘要】
【国外来华专利技术】【专利摘要】本专利技术公开能够抑制终端区的绝缘层劣化的情况的技术。半导体装置(100)具有形成有元件区(110)和包围元件区(110)的终端区(120)的半导体基板(10)。元件区(110)具有栅极沟槽(20)、覆盖栅极沟槽(20)的内表面的栅极绝缘膜(22)、被配置于栅极绝缘膜(22)的内侧的栅电极(24)。终端区(120)具有被形成于元件区(110)的周围的多个终端沟槽(30a～30j)和被配置于多个终端沟槽(30a～30j)各自的内侧的埋入绝缘层(32b～32e)。埋入绝缘层(32b)也被形成于半导体基板(10)的上表面上。在半导体基板(10)的上表面上形成有层间绝缘膜(40)。栅极配线(44)被形成于埋入绝缘层(32b)的上方，而未被形成于埋入绝缘层(32c～32e)的上方。【专利说明】半导体装置
本申请为2013年12月25日申请的日本专利申请特愿2013-267786的关联申请，并要求基于该日本专利申请的优先权，且将该日本专利申请所记载的全部内容作为构成本说明书的内容而进行援用。本说明书公开的技术涉及一种半导体装置。
技术介绍
在日本专利第4735235号公报(以下，称为专利文献I)中，公开了一种具有半导体基板的半导体装置，在所述半导体基板中形成有元件区和被配置于元件区的外侧的终端区。元件区具有栅极沟槽、覆盖栅极沟槽的内表面的栅极绝缘膜、被设置于栅极绝缘膜的内侧的栅电极。终端区具有终端沟槽和终端绝缘层，所述终端绝缘层填充终端沟槽的内部，并且覆盖半导体基板的上表面。在终端绝缘层的上表面上，配置有与栅电极电连接的栅极配线。
技术实现思路
专利技术所要解决的课题终端绝缘层通过使绝缘材料堆积之后实施热处理从而被形成。如专利文献I的技术那样，当使终端绝缘层均匀地堆积在终端区的半导体基板的上表面整个区域上时，在此后的热处理温度较高的情况下，绝缘材料收缩，从而容易产生劣化。在本说明书中，公开了一种能够抑制终端区的绝缘层劣化的情况的半导体装置及其制造方法。用于解决课题的方法本说明书公开的一种半导体装置具有半导体基板，所述半导体基板中形成有元件区和包围元件区的终端区。元件区具有:栅极沟槽;栅极绝缘膜，其覆盖栅极沟槽的内表面；栅电极，其被配置于栅极绝缘膜的内侧。终端区具有:多个终端沟槽，其被形成于元件区的周围；沟槽内绝缘层，其被配置于多个终端沟槽各自的内侧;上表面绝缘层，其被配置于终端区内的半导体基板的上表面上。上表面绝缘层具有第一部分和第二部分，所述第二部分与第一部分相比厚度较薄，并被配置于与第一部分相比从元件区分离的位置处。栅极配线被配置于第一部分的上表面上，而未被配置于第二部分的上表面上。在上述的半导体装置中，上表面绝缘层具有第一部分和第二部分，所述第二部分与第一部分相比厚度较薄，并被配置于与第一部分相比从元件区分离的位置处。栅极配线被配置于第一部分的上表面上，而未被配置于第二部分的上表面上。即，通过将未配置有栅极配线的第二部分形成为与第一部分相比较薄，从而与在终端区的整个区域内形成具有均匀的厚度的上表面绝缘层的情况相比，能够减少上表面绝缘层所使用的绝缘材料的总量。通过减少绝缘材料的总量，从而能够将制造半导体装置的过程中的绝缘材料的收缩量抑制为较小。由此，防止了在半导体装置的制造过程中于绝缘材料中产生过大的应力的情况。因此，能够抑制绝缘层劣化的情况。上表面绝缘层可以具有第一层和第二层，所述第二层与第一层相比，磷和硼的每单位体积的含量较多，并被配置于第一层的上表面上。第一区域内的上表面绝缘层可以具有第一层和第二层。与第一区域相比从元件区分离的位置处的第二区域内的上表面绝缘层可以具有第二层和与第一区域内的第一层相比较薄的第一层，或者，具有第二层而不具有第一层。栅极配线可以被配置于第一区域内的上表面绝缘层的上表面上，而未被配置于第二区域内的上表面绝缘层的上表面上。根据该结构，能够将配置有栅极配线的第一区域内的第一层形成为较厚。因此，能够适当地形成与第二区域相比较厚的第一区域。本说明书公开的一种包括:在具有多个沟槽的半导体基板的各沟槽内和半导体基板的上表面上形成绝缘层的工序;对在形成有多个沟槽中的一部分沟槽的区域内的半导体基板的上表面上所形成的绝缘层进行蚀刻的工序;在未进行蚀刻的绝缘层的上表面上，以相对于进行了蚀刻的区域而成为非接触的方式，形成栅极配线的工序。根据上述的制造方法，能够形成一种在未进行蚀刻的区域形成较厚的绝缘层，并在该绝缘层的上表面上配置有栅极配线的半导体装置。即，通过将未配置有栅极配线的区域的绝缘层形成为较薄，从而能够减少形成绝缘层的绝缘材料的总量。通过减少绝缘材料的总量，从而能够将半导体装置的制造过程中的绝缘层的收缩量抑制为较小。由此，通过防止在半导体装置的制造过程中由于绝缘材料的收缩而产生过大的应力的情况，从而能够防止绝缘层劣化的情况。本说明书公开的另一种半导体装置具有半导体基板，所述半导体基板中形成有元件区和包围元件区的终端区。元件区具有:栅极沟槽;栅极绝缘膜，其覆盖栅极沟槽的内表面;栅电极，其被配置于栅极绝缘膜的内侧。终端区具有:多个终端沟槽，其被形成于元件区的周围；绝缘层，其被形成于多个终端沟槽各自的内侧以及半导体基板的上表面上。绝缘层具有:第一层;第二层，其与第一层相比，磷和硼的每单位体积的含量较多，并被配置于第一层的上表面上。在第一层的上表面上形成有多个凹部。各凹部沿着相邻的终端沟槽之间的隔壁而延伸设置。相邻的凹部的间隔长于相邻的终端沟槽的间隔。在各凹部内填充有第二层。在绝缘层的上表面上配置有栅极配线。在上述的半导体装置中，在第一层上形成有凹部。由于在凹部中第一层的厚度较薄，因此，在第一层中不易产生应力。因此，即使因第一层收缩等而在第一层中产生应力，也由于通过凹部而使应力得到缓和，因此，防止了在第一层中产生过大的应力的情况，从而能够抑制绝缘层劣化的情况。第一层可以具有第一绝缘层和第二绝缘层，所述第一绝缘层覆盖多个终端沟槽各自的内表面，所述第二绝缘层被填充于由第一绝缘层所覆盖的多个终端沟槽的内侧。第一绝缘层的折射率可以大于第二绝缘层的折射率。在上述的半导体装置中，第一绝缘层的折射率大于第二绝缘层的折射率。第一绝缘层在半导体装置的制造过程中不易收缩。第二绝缘层在半导体装置的制造过程中容易收缩。通过第一绝缘层和第二绝缘层被配置于终端沟槽内，从而防止了在半导体装置的制造过程中在绝缘材料中产生过大的应力的情况。因此，在该半导体装置的制造过程中，能够防止终端沟槽内的绝缘层劣化的情况。另外，虽然第一绝缘层在半导体装置的制造过程中埋入性不太好，但是，由于第一绝缘层以覆盖终端沟槽的内表面的方式而形成，因此，在第一绝缘层的形成时，绝缘材料的埋入性不会成为问题。此后，当在第一绝缘层的表面上形成第二绝缘层时，由于绝缘材料的埋入性较好，因此，能够理想地形成第二绝缘层。因此，在该半导体装置的制造过程中，在终端沟槽内的绝缘层中不易产生空隙。可以在与凹部相对应的隔壁上层叠有第一绝缘层和第二层，而未层叠有第二绝缘层。可以在不与凹部相对应的隔壁上层叠有第一绝缘层、第二绝缘层和第二层。通过该结构，由于在半导体装置的制造过程中容易收缩的第二绝缘层在凹部中不连续，因此，能够缓和在第二绝缘层中产生的应力。由此，能本文档来自技高网...

【技术保护点】
一种半导体装置，其具有半导体基板，所述半导体基板中形成有元件区和包围所述元件区的终端区，其中，所述元件区具有：栅极沟槽；栅极绝缘膜，其覆盖所述栅极沟槽的内表面；栅电极，其被配置于所述栅极绝缘膜的内侧，所述终端区具有：多个终端沟槽，其被形成于所述元件区的周围；沟槽内绝缘层，其被配置于所述多个终端沟槽各自的内侧；上表面绝缘层，其被配置于所述终端区内的所述半导体基板的上表面上，所述上表面绝缘层具有第一部分和第二部分，所述第二部分与所述第一部分相比厚度较薄，并被配置于与所述第一部分相比从所述元件区分离的位置处，栅极配线被配置于所述第一部分的上表面上，而未被配置于所述第二部分的上表面上。

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：添野明高，福冈佑二，
申请(专利权)人：丰田自动车株式会社，
类型：发明
国别省市：日本;JP