半导体元件及其制作方法技术

本发明专利技术公开一种半导体元件及其制作方法。其制作方法为首先提供一基底，该基底上具有一第一栅极层、一第一介电层以及一浅沟隔离(shallow trench isolation,STI)环绕该基底、该第一栅极层及该第一介电层。然后去除该第一介电层、形成一第一间隙壁于第一栅极层上方的浅沟隔离侧壁以及利用第一间隙壁为掩模去除部分第一栅极层及部分基底以形成一第一开口并同时定义出一第一栅极结构及一第二栅极结构。

【技术实现步骤摘要】

本专利技术涉及一种半导体元件，尤其是涉及一种非挥发性存储器及其制作方法。
技术介绍
闪存存储器(flashmemory)是一种非挥发性(non-volatile)存储器，其在缺乏外部电源供应时，也能够保存存储在存储器中的信息内容。近几年来，由于闪存存储器具有可重复写入以及可被电抹除等优点，因此，已被广泛地应用在移动电话(mobilephone)、数字相机(digitalcamera)、游戏机(videoplayer)、个人数字助理(personaldigitalassistant,PDA)等电子产品或正在发展中的系统单芯片(systemonachip,SOC)中。一般而言，现今闪存存储器架构中由于栅极有源面积(activearea)的设计，特别是在大面积的情况下时常影响存储器的整体效能。因此如何通过改变制作工艺来改良现有存储器架构以提升闪存存储器的整体效能即为现今一重要课题。
技术实现思路
为解决上述问题，本专利技术优选实施例是揭露一种制作半导体元件的方法。首先提供一基底，该基底上具有一第一栅极层、一第一介电层以及一浅沟隔离(shallowtrenchisolation,STI)环绕该基底、该第一栅极层及该第一介电层。然后去除该第一介电层、形成一第一间隙壁于第一栅极层上方的浅沟隔离侧壁以及利用第一间隙壁为掩模去除部分第一栅极层及部分基底以形成一第一开口并同时定义出一第一栅极结构及一第二栅极结构。>本专利技术另一实施例揭露一种半导体元件，其包含一基底、一第一栅极结构与一第二栅极结构设于基底上、一间隙壁设于部分基底中以及第一栅极结构与第二栅极结构之间、一浅沟隔离设于第一栅极结构与第二栅极结构周围以及一氧化物-氮化物-氧化物(oxide-nitride-oxide,ONO)堆叠层设于浅沟隔离、间隙壁、第一栅极结构及第二栅极结构上。本专利技术又一实施例揭露一种半导体元件，包含一基底、一第一栅极结构与一第二栅极结构设于基底上、一浅沟隔离设于第一栅极结构与第二栅极结构周围、一介电层设于第一栅极结构与第二栅极结构之间以及部分基底中，且介电层的上表面低于浅沟隔离的上表面以及一氧化物-氮化物-氧化物(oxide-nitride-oxide,ONO)堆叠层设于浅沟隔离、介电层、第一栅极结构及第二栅极结构上。附图说明图1至图7为本专利技术优选实施例制作半导体元件的方法示意图；图8至图9为本专利技术第二实施例制作一半导体元件的方法示意图；图10至图11为本专利技术第三实施例制作一半导体元件的方法示意图；图12至图15为本专利技术第四实施例制作一半导体元件的方法示意图。符号说明12基底14存储器单元区16周边区18栅极介电层20第一栅极层22第二栅极层24介电层26介电层28浅沟隔离30间隙壁32图案化光致抗蚀剂34开口36第一栅极结构38第三栅极结构40第二栅极结构42第四栅极结构44间隙壁46间隙壁48图案化光致抗蚀剂50氧化物-氮化物-氧化物堆叠层52介电层54间隙壁56开口58介电层60多晶硅栅极具体实施方式请参照图1至图7，图1至图7为本专利技术优选实施例制作半导体元件的方法示意图。如图1所示，首先提供一基底12，且基底12上定义有一存储器单元区14与一周边区(peripheryregion)16。存储器单元区14与周边区16上各具有一栅极介电层18、一第一栅极层20设于栅极介电层18上、一第二栅极层22设于第一栅极层20上、一介电层24设于第二栅极层22上、另一介电层26设于存储器单元区14的介电层24与第二栅极层22之间以及一浅沟隔离(shallowtrenchisolation,STI)28设于部分基底12内并环绕栅极介电层18、第一栅极层20、第二栅极层22、介电层24及介电层26。在本实施例中，栅极介电层18、介电层26与浅沟隔离28优选由氧化硅所构成，第一栅极层20优选由不掺杂的多晶硅所构成，第二栅极层22优选由掺杂的多晶硅所构成，而介电层24优选由氮化硅所构成，但不局限于此。而施作方式，可例如先于基底12表面依序全面性形成一栅极介电材料层(图未示)、一第一栅极材料层(图未示)、一第二栅极材料层(图未示)、一介电材料层(图未示)、另一介电材料层(图未示)，接着利用一蚀刻制作工艺来图案化各材料层以于部分基底12内形成浅沟隔离(shallowtrench)(图未示)，最后再填入一介电材料(图未示)并加以平坦化之，但也不局限于此。如图2所示，接着完全去除存储器单元区14及周边区16的介电层24与介电层26，然后于存储器单元区14及周边区16内分别形成一间隙壁30于各第二栅极层22上方的浅沟隔离28侧壁。在本实施例中，形成间隙壁30的方法可先沉积一由氮化硅所构成的介电材料(图未示)于浅沟隔离28与第二栅极层22上，然后进行一回蚀刻制作工艺，去除部分该介电材料以形成间隙壁30。如图3所示，随后先形成一图案化光致抗蚀剂32并覆盖周边区16，然后利用图案化光致抗蚀剂32及存储器单元区14的间隙壁30为掩模进行一蚀刻制作工艺，去除存储器单元区14内部分第二栅极层22、部分第一栅极层20、部分栅极介电层18及部分基底12以形成一开口34。在本实施例中，形成开口34的动作优选将第一栅极层20与第二栅极层22同时分割为左右两边，并由此定义出两组浮动栅极(floatinggate)结构，包括左边的第一栅极结构36与设于其上的第三栅极结构38以及右边的第二栅极结构40与设于其上的第四栅极结构42。另外，开口34由栅极介电层18底部至开口34底部的距离优选介于1000埃至1500埃，且开口34的底部优选切齐浅沟隔离28的底部。然后如图4所示，先去除周边区16的图案化光致抗蚀剂32，接着可沉积一由氧化硅所构成的介电层(图未示)于存储器单元区14及周边区16并搭配进行一回蚀刻制作工艺，以于存储器单元区14的开口34底部形成一间隙壁44，并同时于周边区16的间隙壁30旁形成间隙壁44。需注意的是，形成间隙壁44之前又可选择性进行一氧化(oxidation)制作工艺，以形成另一薄氧化层于存储器单元区14及周边区16，此实施例也属本专利技术所涵盖的范围。随后再进行另一沉积与回蚀刻制作工艺，例如沉积一由氮化硅所构成的介电层(图未示)于存储器单元区14及周边区16并搭配进行一回蚀刻制作工艺，以于存储器单元区14的间隙壁44上形成一本文档来自技高网...

【技术保护点】
一种制作半导体元件的方法，包含：提供一基底，该基底上具有第一栅极层、第一介电层以及浅沟隔离(shallow trench isolation,STI)设于该基底内并环绕该第一栅极层及该第一介电层；去除该第一介电层；形成一第一间隙壁于该第一栅极层上方的该浅沟隔离侧壁；以及利用该第一间隙壁为掩模去除部分该第一栅极层及部分该基底以形成一第一开口并同时定义出一第一栅极结构及一第二栅极结构。

【技术特征摘要】
2014.10.14 TW 1031355491.一种制作半导体元件的方法，包含：
提供一基底，该基底上具有第一栅极层、第一介电层以及浅沟隔离
(shallowtrenchisolation,STI)设于该基底内并环绕该第一栅极层及该第一介
电层；
去除该第一介电层；
形成一第一间隙壁于该第一栅极层上方的该浅沟隔离侧壁；以及
利用该第一间隙壁为掩模去除部分该第一栅极层及部分该基底以形成
一第一开口并同时定义出一第一栅极结构及一第二栅极结构。
2.如权利要求1所述的方法，其中该第一栅极层包含不掺杂的多晶硅。
3.如权利要求1所述的方法，还包含第二栅极层，设于该第一栅极层及
该第一介电层之间。
4.如权利要求3所述的方法，其中该第二栅极层包含掺杂的多晶硅。
5.如权利要求3所述的方法，还包含：
形成该第一间隙壁于该第二栅极层上方的该浅沟隔离侧壁；
利用该第一间隙壁为掩模去除部分该第二栅极层、部分该第一栅极层及
部分该基底以形成该第一开口，并形成该第一栅极结构及该第二栅极结构于
该基底上以及一第三栅极结构及一第四栅极结构分别设于该第一栅极结构
及该第二栅极结构上；
形成一第二间隙壁于该第一开口内；
形成一第三间隙壁于该第二间隙壁上；
去除部分该浅沟隔离；
去除该第一间隙壁及该第三间隙壁；以及
形成一氧化物-氮化物-氧化物(oxide-nitride-oxide,ONO)堆叠层于该浅沟
隔离、该第二间隙壁、该第一栅极结构及该第二栅极结构上。
6.如权利要求1所述的方法，其中该第二间隙壁包含氧化硅。
7.如权利要求1所述的方法，其中该第三间隙壁包含氮化硅。
8.如权利要求1所述的方法，还包含；
形成一第二介电层并填满该第一开口；
去除部分该浅沟隔离、部分该第二介电层及部分该第一间隙壁，使该浅

\t沟隔离与该第一间隙壁表面齐平；
去除部分该浅沟隔离及部分该第二介电层；
去除剩余的该第一间隙壁；以及
形成一氧化物-氮化物-氧化物(oxide-nitride-oxide,ONO)堆叠层于该浅沟
隔离、该第二介电层、该第一栅极结构及该第二栅极结构上。
9.如权利要求1所述的方法，还包含利用一化学机械研磨制作工艺...

【专利技术属性】
技术研发人员：朱建隆，陈俊宏，邱达乾，
申请(专利权)人：力晶科技股份有限公司，
类型：发明
国别省市：中国台湾;71