具有空腔的半导体器件制造技术

本申请公开了一种具有空腔的半导体器件。半导体器件包括第一半导体晶片，该第一半导体晶片包括形成在第一半导体管芯中的空腔。第二半导体管芯在该空腔之上被键合到第一半导体管芯。第一晶体管包括形成在空腔之上的该第一晶体管的一部分。

【技术实现步骤摘要】
本国优先权本申请要求2014年12月17日提交的美国临时申请号62/092,903的权益，该申请通过引用结合于此。
技术介绍
半导体器件通常存在于现代电子产品中。半导体器件在电气部件的数量和密度上变化。分立的半导体器件通常包含一种类型的电气部件，例如，发光二极管(LED)、小信号晶体管、电阻器、电容器、电感器，以及功率金属氧化物半导体场效应晶体管(MOSFET)。集成半导体器件典型地包含数百至数百万的电气部件。集成半导体器件的示例包括微控制器、微处理器、电荷耦合器件(CCD)、太阳能电池、以及数字微镜器件(DMD)。半导体器件执行大范围的功能，诸如信号处理、高速运算、发射和接收电磁信号、控制电子器件、将太阳光转换为电、以及为电视显示器创建视觉投射。半导体器件存在于娱乐、通信、功率变换、网络、计算机、以及消耗品领域中。半导体器件还存在于军事应用、航空、汽车、工业控制器、以及办公设备中。尤其，功率MOSFET常用于电子电路(诸如通信系统和电源)中，作为用于启用及禁用在例如直流到直流电压转换器、电源和电机控制器中的相对较大电流的传导的电开关。功率MOSFET器件包括并联连接且横跨半导体管芯(die)的表面上分布的大量的MOSFET单元或者独立晶体管。功率MOSFET器件典型地用作用于控制到电路的功率流的电子开关。在功率MOSFET的栅极处的控制信号控制电流是否在MOSFET的漏极端子和源极端子之间流过MOSFET。MOSFET的漏极端子和源极端子之间的传导路径与待开关的电路串联连线，使得当MOSFET截止时，即，该MOSFET限制源极端子和漏极端子之间的电流，电流被限制通过开关电路。当MOSFET开启时，电流串联流过MOSFET和开关电路，以给该开关电路供电。功率MOSFET的一个规范是MOSFET的寄生电容。寄生电容是由于导电元件彼此接近而存在于电子部件或器件的导电部分之间的电容。寄生电容通常在MOSFET的栅极和源极之间、栅极和漏极之间、以及漏极和源极之间存在于功率MOSFET中。当功率MOSFET以较高频率操作时，寄生电容变成更显著的因素。
技术实现思路
相应地，在一个实施例中，本专利技术是一种制作半导体器件的方法，该方法包括：提供第一半导体晶片；在第一半导体晶片中形成空腔(cavity)；在该空腔之上将第二半导体晶片键合(bond)到该第一半导体晶片；以及形成晶体管，该晶体管包括在该空腔之上的该晶体管的一部分。在另一个实施例中，本专利技术是一种制作半导体器件的方法，该方法包括：提供第一半导体管芯；在该第一半导体管芯中形成空腔；在该空腔之上将第二半导体管芯键合到该第一半导体管芯；以及形成晶体管，该晶体管包括形成在该空腔之上的该晶体管的栅极。在另一个实施例中，本专利技术是一种半导体器件，该半导体器件包括第一半导体管芯，该第一半导体管芯包括形成在该第一半导体管芯中的空腔。第二半导体管芯在该空腔之上被键合至该第一半导体管芯。第一晶体管包括形成在该空腔之上的该第一晶体管的一部分。附图说明图1a-1c示出了空腔晶片的形成；图2a-2c示出了替代实施例中的空腔晶片的形成；图3a-3c示出了另一替代实施例中的空腔晶片的形成；图4a-4c示出了第三替代实施例中的空腔晶片的形成；图5a-5c示出了器件晶片的掺杂以及掺杂区域到空腔的对准；图6示出了包括空腔晶片的完成的准横向功率MOSFET；图7a-7c示出了形成具有空腔晶片的横向MOSFET；图8a-8d示出了形成具有空腔晶片的垂直沟槽MOSFET；以及图9a-9d示出了形成具有空腔晶片的垂直平面栅MOSFET。具体实施方式在下文中的一个或多个实施例中参照附图描述本专利技术，其中同样的数字符号代表相同或相似的元件。虽然依据用于实现本专利技术的目标的最佳模式描述本专利技术，但本领域技术人员将理解本公布旨在覆盖如可被包括在本专利技术的精神和范围内的替代、变型、以及等价物，本专利技术的精神和范围由如由下面公开和附图所支持的所附权利要求和权利要求等价物限定。通常使用两个复合制造工艺制造半导体器件：前端制造和后端制造。前端制造包括在半导体晶片的表面上的多个管芯的形成。晶片上的每个管芯包含有源电气部件和无源电气部件，这些有源电气部件和无源电气部件电连接以形成功能电子电路。有源电气部件(诸如晶体管和二极管)具有控制电流的流动的能力。无源电气部件(诸如电容器、电感器、和电阻)创建执行电路功能必需的电压和电流之间的关系。通过一系列工艺步骤(包括掺杂、沉积、光刻、蚀刻、以及平面化)在半导体晶片的表面上形成无源和有源部件。掺杂通过诸如离子注入或热扩散之类的技术将杂质引入到半导体材料中。掺杂工艺通过动态地改变响应于电场或基极电流的半导体材料传导性来修改有源器件中的半导体材料的导电性。晶体管包含使晶体管能够促进或限制在施加电场或基极电流时的电流流动所必需的配置的变化的掺杂类型和程度的区域。半导体晶片的区域可以是负掺杂的或者正掺杂的。负掺杂或N掺杂区域利用诸如磷、锑、或砷之类的负掺杂剂或N型掺杂剂掺杂。N型掺杂剂的每个分子向半导体晶片贡献附加的负电荷载流子，即，电子。正掺杂或P掺杂区域利用诸如硼、铝或镓之类的正掺杂剂或P型掺杂剂掺杂。P型掺杂剂的每个分子向半导体晶片贡献附加的正电荷载流子，即，电子空穴。一种掺杂类型的区域通过添加超过现有掺杂浓度的第二种类型的掺杂剂可被制成其它掺杂类型的区域。N型和P型区域被相反地掺杂。通过具有不同电性质的材料层形成有源和无源部件。通过部分地由正被沉积的材料的类型确定的各种沉积技术来形成这些层。例如，薄膜沉积可包括化学气相沉积(CVD)、物理气相沉积(PVD)、电解电镀、以及化学镀工艺。通常图案化每层以形成有源部件、无源部件或者部件之间的电连接的各部分。后端制造涉及将完成的晶片切割或单一化成单独的半导体管芯以及封装半导体管芯以用于结构支撑、电互连和环境隔离。为了单一化半导体管芯，沿着被称为锯道(sawstreet)或划片线的晶片的非功能区域刻痕和折断晶片。使用激光切割工具或锯条单一化晶片。在单一化后，单独的半导体管芯被安装到包括用于与其它系统部件互连的引脚或接触垫的封装衬底。半导体管芯上形成的接触垫随后被连接到该封装内的接触垫。可利用导电层、凸块、纽扣凸块、导电胶、或接合线进行电连接。密封剂或其他模制材料被沉积在封装上以提供物理支撑和电隔离。完成的封装随后被插入到电系统本文档来自技高网...

【技术保护点】
一种制作半导体器件的方法，包括：提供第一半导体晶片；在所述第一半导体晶片中形成空腔；在所述空腔之上将第二半导体晶片键合到所述第一半导体晶片；以及形成晶体管，所述晶体管包括设置在所述空腔之上的所述晶体管的一部分。

【技术特征摘要】
2014.12.17 US 62/092,903;2015.12.11 US 14/966,7831.一种制作半导体器件的方法，包括：
提供第一半导体晶片；
在所述第一半导体晶片中形成空腔；
在所述空腔之上将第二半导体晶片键合到所述第一半导体晶片；以及
形成晶体管，所述晶体管包括设置在所述空腔之上的所述晶体管的一部分。
2.如权利要求1所述的方法，其特征在于，形成所述晶体管进一步包括：
在所述空腔之上形成P沟道区域；
在所述空腔的占位外形成漏极区域；以及
在所述P沟道区域和漏极区域之间形成漂移区域。
3.如权利要求1所述的方法，其特征在于，进一步包括在所述第一半导体晶
片或第二半导体晶片中在所述空腔之上形成超级结。
4.如权利要求3所述的方法，其特征在于，进一步包括毗邻于所述超级结
形成沟道区域。
5.如权利要求1所述的方法，其特征在于，进一步包括在所述第一半导体
晶片中形成基准标记。
6.如权利要求1所述的方法，其特征在于，进一步包括在形成所述空腔之
前在所述第一半导体晶片上形成外延层。
7.一种制作半导体器件的方法，包括：
提供第一半导体管芯；
在所述第一半导体管芯中形成空腔；
在所述空腔之上将第二半导体管芯键合到所述第一半导体管芯；以及
形成晶体管，所述晶体管包括形成在所述空腔之上的所述晶体管的栅极。
8.如权利要求7所述的方法，其特征在于，进一步包括在沟槽中形成所述
栅极。
9.如权利要求7所述的方法，其特征在于，进一步包括完全地在所述空腔
的占位内形成漂移区域。
10.如权利要...

【专利技术属性】
技术研发人员：P·M·谢伊，
申请(专利权)人：长城半导体公司，
类型：发明
国别省市：美国;US