半导体装置及其制造方法制造方法及图纸

半导体装置(101)包括排列成具有行方向和列方向的矩阵状的多个像素区域(Pix)，多个像素区域(Pix)各自包括：薄膜晶体管(10)，其具有栅极电极(2)、覆盖栅极电极的栅极绝缘层(5)、在栅极绝缘层上形成的氧化物半导体层(7A)、以及与氧化物半导体层电连接的源极电极(9s)和漏极电极(9d)；与氧化物半导体层由同一氧化物膜形成的金属氧化物层(7B)；覆盖薄膜晶体管和金属氧化物层的层间绝缘层(13)；和设置在层间绝缘层上，并且与漏极电极电连接的像素电极(15)，金属氧化物层(7B)包括导电体区域(70c)，像素电极(15)隔着层间绝缘层(13)与导电体区域(70c)的至少一部分重叠。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及使用氧化物半导体的半导体装置及其制造方法。
技术介绍
在液晶显示装置等中使用的有源矩阵基板，按每个像素设置有薄膜晶体管(ThinFilmTransistor，以下称为“TFT”)等开关元件。作为这样的开关元件，一直以来，广泛使用将非晶硅膜作为有源层(活性层)的TFT(以下称为“非晶硅TFT”)或将多晶硅膜作为有源层的TFT(以下称为“多晶硅TFT”)。近年来，作为TFT的有源层的材料，提出了使用氧化物半导体代替非晶硅或多晶硅。将这样的TFT称为“氧化物半导体TFT”。氧化物半导体具有比非晶硅高的迁移率。因此，氧化物半导体TFT能够以比非晶硅TFT高的速度进行动作。此外，氧化物半导体膜能够由比多晶硅膜简单的工艺形成，因此，也能够应用于需要大面积的装置。具有氧化物半导体TFT的有源矩阵基板(以下称为“TFT基板”)例如已在专利文献1中公开。此外，例如在专利文献2中公开了，通过使氧化物半导体膜的一部分低电阻化，一体地形成成为TFT的有源层的半导体层和像素电极等导电体层。在专利文献2中记载有，通过上述的低电阻化处理，能够以更低的成本制造具有氧化物半导体TFT的TFT基板。在将专利文献1和2等中公开的以往的TFT基板应用于液晶显示装置的情况下，根据需要在TFT基板设置辅助电容。辅助电容可包括辅助电容电极(或辅助电容配线)、像素电极和位于它们之间的电介质层。辅助电容电极例如与栅极配线由相同的导电膜形成。现有技术文献专利文献专利文献1：日本特开2003-86808号公报专利文献2：日本特开2008-40343号公报
技术实现思路
专利技术要解决的技术问题在TFT基板设置辅助电容的情况下，如上所述，当由与栅极配线相同的导电膜(通常是金属膜)形成辅助电容电极时，能够不使制造工艺变得复杂而在各像素内形成辅助电容。但是，存在由于形成辅助电容电极而导致开口率和光透过率相应地下降的问题。此外，本专利技术人经研究还发现，在例如专利文献2中公开的TFT基板中，像素电极的面积占像素整体的比例小，因此，开口率有可能进一步下降。详细情况将在后面说明。本专利技术鉴于上述情况而做出，本专利技术的一实施方式的目的在于，提供能够以简单的工艺制造、并且能够实现比以往高的开口率和透过率的半导体装置及其制造方法。用于解决技术问题的手段本专利技术的一实施方式的半导体装置包括：基板；和在上述基板上排列成具有行方向和列方向的矩阵状的多个像素区域，该半导体装置的特征在于，上述多个像素区域各自包括：薄膜晶体管，该薄膜晶体管被支承于上述基板，具有栅极电极、覆盖上述栅极电极的栅极绝缘层、在上述栅极绝缘层上形成的氧化物半导体层、以及与上述氧化物半导体层电连接的源极电极和漏极电极；与上述氧化物半导体层由同一氧化物膜形成的金属氧化物层；覆盖上述薄膜晶体管和上述金属氧化物层的层间绝缘层；和设置在上述层间绝缘层上，并且与上述漏极电极电连接的像素电极，上述金属氧化物层包括导电体区域，上述像素电极隔着上述层间绝缘层与上述导电体区域的至少一部分重叠。在一个实施方式中，半导体装置还包括：各自与上述行方向大致平行地延伸设置的多个栅极线；和各自与上述列方向大致平行地延伸设置的多个源极线，上述多个像素区域具有第一像素区域和与上述第一像素区域在上述列方向上相邻的第二像素区域，上述第一像素区域和上述第二像素区域中的上述金属氧化物层的上述导电体区域彼此电连接。在一个实施方式中，上述第一像素区域中的上述金属氧化物层和上述第二像素区域中的上述金属氧化物层形成为一体。在一个实施方式中，半导体装置还包括连接配线，该连接配线与上述多个源极线由相同的导电膜形成，并且以横穿上述第一像素区域和上述第二像素区域的方式在上述列方向上延伸设置，上述第一像素区域和上述第二像素区域中的上述金属氧化物层的上述导电体区域经由上述连接配线彼此电连接。在一个实施方式中，半导体装置还包括与上述多个源极线由同一导电膜形成、并且彼此分离的第一连接部和第二连接部，上述第二像素区域中的上述金属氧化物层的上述导电体区域，通过上述第一连接部与上述第一像素区域中的上述金属氧化物层的上述导电体区域电连接，并且通过上述第二连接部与在上述列方向上与上述第二像素区域相邻的另一个像素区域中的上述金属氧化物层的上述导电体区域电连接。在一个实施方式中，上述多个像素区域各自还具有上述漏极电极和上述像素电极在形成于上述层间绝缘层的接触孔内直接接触的接触部，在从上述基板的法线方向看时，上述接触部在上述列方向上与上述薄膜晶体管相邻地配置。在一个实施方式中，上述多个栅极线包括与上述第一像素区域中的上述栅极电极电连接的第一栅极线，在从上述基板的法线方向看时，上述第一栅极线包括第一部分和宽度比上述第一部分的宽度小的第二部分，在从上述基板的法线方向看时，上述第一像素区域中的上述氧化物半导体层的至少一部分以与上述第一部分重叠的方式配置，上述连接配线或上述第一连接部跨上述第二部分地延伸设置。在一个实施方式中，上述金属氧化物层还包括半导体区域，上述半导体区域位于上述金属氧化物层的周缘部。在一个实施方式中，上述层间绝缘层包括第一绝缘膜和设置在上述第一绝缘膜上的第二绝缘膜，上述第一绝缘膜在上述金属氧化物层上具有开口，上述导电体区域包括上述金属氧化物层中通过上述开口露出的部分，上述半导体区域包括上述金属氧化物层中被上述第一绝缘膜覆盖的部分。在一个实施方式中，上述层间绝缘层中位于上述金属氧化物层的上述导电体区域与上述像素电极之间的部分包括上述第二绝缘膜，并且不包括上述第一绝缘膜。在一个实施方式中，上述氧化物半导体层和上述金属氧化物层包括In、Ga和Zn中的至少1种金属元素。在一个实施方式中，上述氧化物半导体层和上述金属氧化物层包括结晶部分。本专利技术的一实施方式提供一种半导体装置的制造方法，该半导体装置包括：基板；排列成具有行方向和列方向的矩阵状的多个像素区域；配置在上述多个像素区域中的各个像素区域的薄膜晶体管；各自与上述行方向大致平行地延伸设置的多个栅极线；和各自与上述列方向大致平行地延伸设置的多个源极线，上述半导体装置的制造方法的特征在于，上述多个像素区域包括在上述列方向上相邻的第一像素区域和第二像素区域，该半导体装置的制造方法包括：在上述第一像素区域和上述第二像素区域各自中，(a)在上述基板上，形成栅极电极和覆盖上述栅极电极的栅极绝缘层的工序；(b)在上述栅极绝缘层上形成氧化物半导体膜，并对其进行图案化，由此分别形成氧化物半导体层和金属氧化物层的本文档来自技高网...

【技术保护点】
一种半导体装置，其包括：基板；和在所述基板上排列成具有行方向和列方向的矩阵状的多个像素区域，该半导体装置的特征在于：所述多个像素区域各自具有：薄膜晶体管，该薄膜晶体管被支承于所述基板，具有栅极电极、覆盖所述栅极电极的栅极绝缘层、在所述栅极绝缘层上形成的氧化物半导体层、以及与所述氧化物半导体层电连接的源极电极和漏极电极；与所述氧化物半导体层由同一氧化物膜形成的金属氧化物层；覆盖所述薄膜晶体管和所述金属氧化物层的层间绝缘层；和设置在所述层间绝缘层上，并且与所述漏极电极电连接的像素电极，所述金属氧化物层包括导电体区域，所述像素电极隔着所述层间绝缘层与所述导电体区域的至少一部分重叠。

【技术特征摘要】
【国外来华专利技术】2013.12.10 JP 2013-2549171.一种半导体装置，其包括：基板；和在所述基板上排列成具有行方向和列方向的矩阵
状的多个像素区域，该半导体装置的特征在于：
所述多个像素区域各自具有：
薄膜晶体管，该薄膜晶体管被支承于所述基板，具有栅极电极、覆盖所述栅极电极的栅
极绝缘层、在所述栅极绝缘层上形成的氧化物半导体层、以及与所述氧化物半导体层电连
接的源极电极和漏极电极；
与所述氧化物半导体层由同一氧化物膜形成的金属氧化物层；
覆盖所述薄膜晶体管和所述金属氧化物层的层间绝缘层；和
设置在所述层间绝缘层上，并且与所述漏极电极电连接的像素电极，
所述金属氧化物层包括导电体区域，
所述像素电极隔着所述层间绝缘层与所述导电体区域的至少一部分重叠。
2.如权利要求1所述的半导体装置，其特征在于，还包括：
各自与所述行方向大致平行地延伸设置的多个栅极线；和
各自与所述列方向大致平行地延伸设置的多个源极线，
所述多个像素区域具有第一像素区域和与所述第一像素区域在所述列方向上相邻的
第二像素区域，
所述第一像素区域和所述第二像素区域中的所述金属氧化物层的所述导电体区域彼
此电连接。
3.如权利要求2所述的半导体装置，其特征在于：
所述第一像素区域中的所述金属氧化物层和所述第二像素区域中的所述金属氧化物
层形成为一体。
4.如权利要求2所述的半导体装置，其特征在于：
还包括连接配线，该连接配线与所述多个源极线由相同的导电膜形成，并且以横穿所
述第一像素区域和所述第二像素区域的方式在所述列方向上延伸设置，
所述第一像素区域和所述第二像素区域中的所述金属氧化物层的所述导电体区域经
由所述连接配线彼此电连接。
5.如权利要求2所述的半导体装置，其特征在于：
还包括与所述多个源极线由同一导电膜形成、并且彼此分离的第一连接部和第二连接
部，
所述第二像素区域中的所述金属氧化物层的所述导电体区域，通过所述第一连接部与
所述第一像素区域中的所述金属氧化物层的所述导电体区域电连接，并且通过所述第二连
接部与在所述列方向上与所述第二像素区域相邻的另一个像素区域中的所述金属氧化物
层的所述导电体区域电连接。
6.如权利要求2～5中任一项所述的半导体装置，其特征在于：
所述多个像素区域各自还具有所述漏极电极和所述像素电极在形成于所述层间绝缘
层的接触孔内直接接触的接触部，
在从所述基板的法线方向看时，所述接触部在所述列方向上与所述薄膜晶体管相邻地
配置。
7.如权利要求4或5所述的半导体装置，其特征在于：
所述多个栅极线包括与所述第一像素区域中的所述栅极电极电连接的第一栅极线，
在从所述基板的法线方向看时，所述第一栅极线包括第一部分和宽度比所述第一部分
的宽度小的第二部分，
在从所述基板的法线方向看时，所述第一像素区域中的所述氧化物半导体层的至少一
部分以与所述第一部分重叠的方式配置，所述连接配线或所述第一连接部跨所述第二部分
地延伸设置。
8.如权利要求1～7中任一项所述的半导体装置，其特征在于：
所述金属氧化物层还包括半导体区域，
所述半导体区域位于所述金属氧化物层的周缘部。
9.如权利要求8所述的半导体装置，其特征在于：
所述层间绝缘层包括第一绝缘膜和设置在所述第一绝缘膜上的第二绝缘膜，
所述第一绝缘膜...

【专利技术属性】
技术研发人员：内田诚一，
申请(专利权)人：夏普株式会社，
类型：发明
国别省市：日本;JP