一种高低温下分布集中的带隙基准电路制造技术

本发明专利技术公开一种高低温下分布集中的带隙基准电路，包括带隙基准电路、温度检测器和选通逻辑模块；所述带隙基准电路用于输出带隙基准电压vBGR；所述温度检测器用于检测带隙基准电路所处环境的温度，并在所测温度值大于或等于阈值时输出第一信号给选通逻辑模块，在所测温度值小于阈值时输出第二信号给选通逻辑模块；所述选通逻辑模块用于：在接收到第一信号时，将第一调整码送至带隙基准电路；在接收到第二信号时，将第二调整码送至带隙基准电路。本发明专利技术找到每个带隙基准电路对应的高温下的调整码和低温下的调整码，根据外部温度值动态选择合适的调整码，以达到带隙电压输出值在高低温下都在目标值附近分布非常集中的目的。

【技术实现步骤摘要】
一种高低温下分布集中的带隙基准电路
本专利技术涉及集成电路
，特别涉及一种带隙基准电路。
技术介绍
目前带隙基准电路大多采用传统的电压型结构，通过设计保证带隙基准输出电压随温度、工艺和电源电压的变化在一定范围之内。其工作的基本原理如图1所示，包括运算放大器controls、三个二极管(D1、D2、D3)以及串接在两个二极管(D2、D3)上的两个电阻R2、R3，三个MOS管。吸纳有带隙基准电路通过一个正温度系数电压和一个负温度系数电压相加，进而得到一个零温度系数的电压。而在前端测试中，首先测量高温下带隙基准的电压值，根据测量值与目标值之间的偏差，选取相应的代码调整高温下输出电压值。调整代码为激光熔丝输出。随着工艺特征尺寸的减小和工艺流程复杂度的增加，带隙基准电路输出电压值随温度的变化量会较大，而且在一张晶圆上，不同的芯片表现出的温度特性也不同。如果还是用传统的带隙电路和传统的前端调整trim方法，就会出现如图2所示的问题。图2中线b代表的是理想情况下带隙电路输出电压随温度变化的曲线。线a是设计仿真中带隙输出电压随温度变化的目标曲线；而线c1-c2则是实际测试中带隙输出电压随温度变化的曲线，呈正温度系数。如果用传统前端trim方法，则只能将高温下输出电压调整到目标值附近，所有芯片的带隙电压在高温下分布很集中，而在低温情况下带隙电压的值很分散。
技术实现思路
本专利技术的目的在于提供一种高低温下分布集中的带隙基准电路，以解决上述技术问题。为了实现上述目的，本专利技术采用如下技术方案：一种高低温下分布集中的带隙基准电路，包括带隙基准电路、温度检测器和选通逻辑模块；所述带隙基准电路用于输出带隙基准电压vBGR；所述温度检测器用于检测带隙基准电路所处环境的温度，并在所测温度值大于或等于阈值时输出第一信号给选通逻辑模块，在所测温度值小于阈值时输出第二信号给选通逻辑模块；所述选通逻辑模块用于：在接收到第一信号时，将第一调整码送至带隙基准电路；在接收到第二信号时，将第二调整码送至带隙基准电路。进一步的，所述带隙基准电路包括运算放大器controls、二极管D1、二极管D2、二极管D3、电阻R2、电阻R3、PMOS管PMOS1、PMOS管PMOS2和PMOS管PMOS3；PMOS管PMOS1、PMOS管PMOS2和PMOS管PMOS3的漏极均接电源；PMOS管PMOS1、PMOS管PMOS2和PMOS管PMOS3的栅极共接且连接运算放大器controls的输出端；PMOS管PMOS1的源极连接二极管D1的正极，二极管D1的负极接地；PMOS管PMOS2的源极串接电阻R2后连接二极管D2的正极，二极管D2的负极接地；PMOS管PMOS3的源极串接电阻R3后连接二极管D3的正极，二极管D3的负极接地；运算放大器controls的正向输入端连接PMOS管PMOS1的源极，运算放大器controls的反向输入端连接PMOS管PMOS2的源极；PMOS管PMOS3的源极输出带隙基准电压vBGR。进一步的，选通逻辑模块在接收到第一信号时，将第一调整码送至带隙基准电路的电阻R3；在接收到第二信号时，将第二调整码送至带隙基准电路的电阻R3。进一步的，第一调整码和第二调整码均用于调整电阻R3的值，控制带隙基准电压vBGR接近目标值。进一步的，所述阈值为50℃。进一步的，第一调整码为90℃时的调整码；第二调整码为-10℃时的调整码。进一步的，第一调整码和第二调整码的获得方法如下：在90℃下扫描调整码，同时测量带隙基准电路的输出电压，找到一组第一调整码，使得带隙基准电路输出的带隙基准电压值最接近目标值；在-10℃扫描所有的调整码，同时测量带隙基准电路输出的带隙基准电压输出，找到一组第二调整码，使得带隙基准电路输出的带隙基准电压值最接近目标值。进一步的，第一调整码和第二调整码均通过激光熔丝输出给带隙基准电路。相对于现有技术，本专利技术具有以下有效果：本专利技术找到每个带隙基准电路对应的高温下的调整码和低温下的调整码，根据带隙基准电路外部温度值动态选择合适的调整码，以达到带隙电压输出值在高低温下都在目标值附近分布非常集中，从而保证DRAM芯片的核心性能参数达到系统的要求。【附图说明】图1为现有带隙基准电路的结构示意图；图2为带隙电路输出电压随温度变化的曲线示意图；图3为本专利技术一种高低温下分布集中的带隙基准电路的结构示意图。【具体实施方式】请参阅图3所示，本专利技术一种高低温下分布集中的带隙基准电路，与图1所示普通的带隙基准电路不同的是，本专利技术在普通的带隙基准电路中新添加了一个温度检测器以及一个选通逻辑模块。根据温度检测器的输出信号的高低，选通逻辑模块选择将高温下的调整码或者低温下的调整码送至带隙基准电路中的电阻R3。带隙基准电路包括运算放大器controls、二极管D1、二极管D2、二极管D3、电阻R2、电阻R3、PMOS管PMOS1、PMOS管PMOS2和PMOS管PMOS3。PMOS管PMOS1、PMOS管PMOS2和PMOS管PMOS3的漏极均接电源；PMOS管PMOS1、PMOS管PMOS2和PMOS管PMOS3的栅极共接且连接运算放大器controls的输出端；PMOS管PMOS1的源极连接二极管D1的正极，二极管D1的负极接地；PMOS管PMOS2的源极串接电阻R2后连接二极管D2的正极，二极管D2的负极接地；PMOS管PMOS3的源极串接电阻R3后连接二极管D3的正极，二极管D3的负极接地；运算放大器controls的正向输入端连接PMOS管PMOS1的源极，运算放大器controls的反向输入端连接PMOS管PMOS2的源极。PMOS管PMOS3的源极输出带隙基准电压vBGR。温度检测器用于自动检测芯片所处的温度，当温度大于或等于50度时，温度检测器输出信号Sel_ht为高，Sel_ht信号送至选通逻辑模块中，将90度时的调整码送至带隙基准电路中的电阻R3，去调整电阻R3的值；去调整电阻R3的值，控制带隙基准电压vBGR接近目标值；当温度低于50度时，温度检测器输出信号Sel_ht为低，此时选通逻辑模块将-10度时的调整码送至电阻R3，去调整电阻R3的值，控制带隙基准电压vBGR接近目标值。90度时的调整码和-10度时的调整码的获得方法如下：首先在高温(90度)下去扫描调整码，同时测量带隙基准输出电压vBGR，找到一组调整码，使得带隙基准输出电压vBGR的测量值和目标值(1.23V)最接近，那么就找到了90度下的调整码。其次在低温(-10度)去扫描所有的调整码，同时测量带隙基准电压输出vBGR，找到一组调整吗，使得带隙基准输出电压vBGR的测量值与目标值(1.23v)最接近，那么就找到了-10度的调整码。90度的调整码和-10度的调整码都将通过激光熔丝输出。本专利技术的好处在于可以找到每个芯片对应的高温下的调整码和低温下的调整码，根据外部温度值动态选择合适的调整码，以达到带隙电压输出值在高低温下都在目标值附近分布非常集中，从而保证DRAM芯片的核心性能参数达到系统的要求。本文档来自技高网...

【技术保护点】
一种高低温下分布集中的带隙基准电路，其特征在于，包括带隙基准电路、温度检测器和选通逻辑模块；所述带隙基准电路用于输出带隙基准电压vBGR；所述温度检测器用于检测带隙基准电路所处环境的温度，并在所测温度值大于或等于阈值时输出第一信号给选通逻辑模块，在所测温度值小于阈值时输出第二信号给选通逻辑模块；所述选通逻辑模块用于：在接收到第一信号时，将第一调整码送至带隙基准电路；在接收到第二信号时，将第二调整码送至带隙基准电路。

【技术特征摘要】
1.一种高低温下分布集中的带隙基准电路，其特征在于，包括带隙基准电路、温度检测器和选通逻辑模块；所述带隙基准电路用于输出带隙基准电压vBGR；所述温度检测器用于自动检测带隙基准电路所处环境的温度，并在所测温度值大于或等于阈值时输出第一信号给选通逻辑模块，在所测温度值小于阈值时输出第二信号给选通逻辑模块；所述选通逻辑模块用于：在接收到第一信号时，将第一调整码送至带隙基准电路中的电阻R3，去调整电阻R3的值；去调整电阻R3的值，控制带隙基准电压vBGR接近目标值；在接收到第二信号时，将第二调整码送至带隙基准电路中的电阻R3，去调整电阻R3的值；去调整电阻R3的值，控制带隙基准电压vBGR接近目标值；第一调整码为90℃时的调整码；第二调整码为-10℃时的调整码；第一调整码和第二调整码的获得方法如下：在90℃下扫描调整码，同时测量带隙基准电路的输出电压，找到一组第一调整码，使得带隙基准电路输出的带隙基准电压值最接近目标值；在-10℃扫描所有的调整码，同时测量带隙基准电路输出的带隙基准电压输出，找到一组第二调整码，使得带隙基准电路输出的带隙基准电压值最接近目标值；所述带隙基准电路...

【专利技术属性】
技术研发人员：贾雪绒，
申请(专利权)人：西安紫光国芯半导体有限公司，
类型：发明
国别省市：陕西;61