本发明专利技术涉及一种衬底结构，其包括：绝缘衬底，所述绝缘衬底具有第一表面及与所述第一表面相对的第二表面。所述绝缘衬底包括从所述第一表面形成到所述绝缘衬底中的第一沟槽，所述第一沟槽由第一侧壁及第一底部形成。所述衬底结构包括第一导电材料，至少部分所述第一导电材料位于所述第一沟槽中，其中所述第一导电材料具有第一表面，所述第一表面未接触所述第一底部及所述第一侧壁。
【技术实现步骤摘要】
本专利技术涉及一种。
技术介绍
随着半导体技术的蓬勃发展，集成电路(Integrated Circuit, 1C)的功能密度(每单位芯片面积内的互连装置的数目)不断增加。此外，在面临集成电路的体积或尺寸微型化的要求下，如何将高性能无源元件(如电感器)集成于半导体装置上乃目前半导体产业面临的一大挑战。特别是相较于有源装置，无源元件的体积较大，因此相对较难将无源元件集成于半导体装置中。因此，需要一种半导体装置及其制造方法，可在不增加体积的条件下将高性能的无源元件集成于半导体装置中。
技术实现思路
本专利技术的实施例关于一种衬底结构，包括:绝缘衬底，所述绝缘衬底具有第一表面及与所述第一表面相对的第二表面，所述绝缘衬底具有从第一表面向第二表面形成的第一沟槽，所述第一沟槽由第一侧壁及第一底部形成；及第一导电材料，至少部分所述第一导电材料位于第一沟槽内，其中所述第一导电材料具有第一表面，所述第一表面未接触第一底部及第一侧壁。本专利技术的另一实施例涉及一种衬底结构的制造方法，包括:提供绝缘衬底，所述绝缘衬底具有第一表面及与所述第一表面相对的第二表面；从第一表面向第二表面，在第一表面上形成第一沟槽，所述第一沟槽由第一侧壁及第一底部形成；及将第一导电材料填入第一沟槽内，使至少部分所述第一导电材料位于第一沟槽内，其中第一导电材料具有第一表面，所述第一表面未接触第一底部及第一侧壁。【附图说明】图1A为根据本专利技术一实施例的衬底结构的俯视示意图。图1B为沿图1A的衬底结构的A-A’线段的剖面示意图。图2A-2F为根据本专利技术另一实施例的衬底结构的制造方法的示意图。图3为根据本专利技术一实施例的电感器的厚度与品质因子的关系图。图4为根据本专利技术另一实施例的衬底结构的示意图。图5为根据本专利技术另一实施例的衬底结构的示意图。图6为根据本专利技术另一实施例的衬底结构的示意图。图7为根据本专利技术另一实施例的衬底结构的示意图。【具体实施方式】图1A为根据本专利技术的一实施例的衬底结构10的俯视示意图。衬底结构10可包含绝缘衬底100、沟槽103、金属材料106以及电容器107。绝缘衬底具有第一表面101及与所述第一表面相对的第二表面102。虽然图1A未绘示，但所属领域的技术人员应能了解，绝缘衬底100的表面或其中可包含但不限于驱动电路、迹线(trace)、焊垫(pad)等。位于第一表面101的焊垫可电性连接绝缘衬底100的驱动电路。绝缘衬底100可包含但不限于玻璃、石英、二氧化硅或其它合适的绝缘材料。绝缘衬底100具有从第一表面101向第二表面102形成的沟槽103。侧壁104及底部105形成沟槽103。沟槽103的宽度，例如沟槽103两侧壁104间的距离为W。沟槽103的深度，沟槽103开口到底部105的距离为H。沟槽103的形状可为螺旋状(spiral/helix)沟槽。沟槽103可为但不限于方形、圆弧形、多边形或其它几何形状的螺旋状沟槽。沟槽103内包含金属材料106。金属材料106的侧面及底部分别与沟槽103的侧壁104及底部105接触，但金属材料106的上表面并未与沟槽103的侧壁104及底部105接触。金属材料106可为铜或其它合适的材料。由于金属材料106位于螺旋状沟槽103中，因此金属材料106可为形成于绝缘衬底100内的电感器或内埋式电感器。电容器107位于绝缘衬底100的第一表面101上。虽然在图1A中电容器107与金属材料106并未连接，但所属领域的技术人员应可了解可依电路的设计需求将电容器107与金属材料106电连接。例如透过迹线(图未示)或绝缘衬底100的层间金属层(图未示)电性连接电容器107的下电极和金属材料106。根据本专利技术的另一实施例，绝缘衬底100的第一表面101上可包含不同于电容器107的有源元件及/或无源元件。图1B为沿图1A的衬底结构10的A-A’线段的剖面示意图。沟槽103的深度Η及宽度W可决定位于沟槽103内的金属材料106的宽度及厚度D(图未示)。沟槽103可具有但不限于从30 μ m到280 μ m的深度H，且具有但不限于从15 μ m到100 μ m宽度W。沟槽103的深度Η及宽度W的比值可为但不限于从1:1到7:1。根据本专利技术的另一实施例，沟槽103的深度Η及宽度W的比值可为6:1。图2F为根据本专利技术另一实施例的衬底结构20的示意图。图2F的衬底结构20与图1Α及图1Β的衬底结构10相似，其不同之处在于图2F的绝缘衬底100的第一表面101上方具有钝化层108、金属材料层109以及钝化层110。钝化层108可具有多个通孔(via hole) 108h。金属材料可从金属材料层109向下延伸而填充于通孔108h中，以进一步与位于绝缘衬底100的沟槽103内的金属材料106电连接。钝化层110位于钝化层108及金属材料层109上，并覆盖一部分的钝化层108及金属材料层109。未被钝化层110覆盖的金属材料109层可与其它电路或其它元件电连接(图未示)。钝化层108覆盖电容器107，且金属材料层109与电容器107的上电极电连接。钝化层108及110可为聚酰亚胺(polyimide)或其它适合作为钝化层的材料。金属材料层109可为铜或其它合适的导电材料。图2A-2F为根据本专利技术另一实施例的衬底结构的制造方法的示意图。在图2A中，提供绝缘衬底100。绝缘衬底100具有第一表面101及与第一表面101相对的第二表面102。绝缘衬底100的第一表面101可包含迹线(trace)、接合导线焊垫(wire bond pad)及/或导通孔(via)。绝缘衬底100可由所属领域的技术人员所知可作为绝缘衬底100的材料组成。举例来说，绝缘衬底100可以是或可以包含玻璃、石英、二氧化硅或其它合适的绝缘材料。从所述第一表面101向第二表面102形成沟槽103。沟槽103并未贯穿绝缘衬底100，换句话说，沟槽103并未延伸到第二表面102。沟槽103可以激光、蚀刻或其它技术来形成。沟槽103具有侧壁104及底部105。沟槽103两个侧壁104之间的距离为宽度W且沟槽103的开口到底部105的距离为深度H。根据本专利技术的一实施例，沟槽103的深度Η可为30μπι到280 μ m，且宽度W可为15μπι到ΙΟΟμπι。沟槽103的深度Η及宽度W的比值可为1:1到7:1。根据本专利技术的另一实施例，沟槽103的深度Η及宽度W的比值可为6:1。在图2Β中，在所述绝缘衬底100的第一表面101上以及沟槽103中形成金属材料106。金属材料106可为铜或其它合适的材料。可使用但不限于电镀或其它技术将金属材料106形成在第一表面101上以及沟槽103中。在图2C中，可使用研磨技术将第一表面101上的金属材料106移除，而留下沟槽103内的金属材料106，使绝缘衬底100的沟槽103内的金属材料106实质上与绝缘衬底100的第一表面101共平面。金属材料106的侧面及底部与沟槽103的侧壁104及底部105接触。金属材料106的上表面并未与沟槽103的侧壁104及底部105接触。可在绝缘衬底100的第一表面101上形成金属-绝缘体-金属(Μ頂)电容器107或其它有源或无源元件。在图2D中，在绝缘衬底100的第一表面101上及所述电容器107上形本文档来自技高网...
【技术保护点】
一种衬底结构，其包括：绝缘衬底，所述绝缘衬底具有第一表面及与所述第一表面相对的第二表面，所述绝缘衬底具有从所述第一表面形成到所述第二表面中的第一沟槽，所述第一沟槽由第一侧壁及第一底部形成；以及第一导电材料，至少部分所述第一导电材料位于所述第一沟槽内，其中所述第一导电材料具有第一表面，所述第一表面未接触所述第一底部及所述第一侧壁。
【技术特征摘要】
【专利技术属性】
技术研发人员：陈建桦，李德章，谢盛祺，
申请(专利权)人：日月光半导体制造股份有限公司，
类型：发明
国别省市：中国台湾;71
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。