具有钝化层的半导体器件及用于制作其的方法技术

本发明专利技术涉及具有钝化层的半导体器件及用于制作其的方法。一种半导体器件包括具有第一表面的半导体本体、在第一表面上的接触电极、和在第一表面上与接触电极相邻并且与接触电极部分重叠的钝化层。该钝化层包括具有第一层和第二层的层堆叠，该第一层包括在第一表面上的氧化物，该第二层包括在第一层上的氮化物。

【技术实现步骤摘要】

本专利技术的实施例涉及半导体器件，并且具体涉及具有钝化层的功率半导体器件。
技术介绍
功率半导体器件，例如功率二极管或功率晶体管，能够阻断几十伏、几百伏或甚至几千伏(kV)的高电压。高电压阻断能力与半导体本体中的高电场相关联，在该半导体本体中集成了半导体器件的有源区。尤其处于阻断状态的半导体本体的表面(在此出现高电场)非常敏感并且需要合适的处理以便防止可能导致电压阻断能力下降的退化效应。这种处理可以包括在所述表面上形成钝化层。然而，在某些情况下，例如诸如在湿热环境下，常规钝化层可能遭受退化，该退化可能引起半导体本体的腐蚀和/或接触半导体本体的金属化物的腐蚀。需要提供一种具有在机械和化学上非常鲁棒的钝化层的半导体器件。
技术实现思路
第一实施例涉及一种半导体器件。该半导体器件包括具有第一表面的半导体本体、在第一表面上的接触电极、和在第一表面上与接触电极相邻并且与接触电极部分重叠的钝化层。该钝化层包括具有第一层和第二层的层堆叠，该第一层包括在第一表面上的氧化物，该第二层包括在第一层上的氮化物。第二实施例涉及一种方法。该方法包括提供具有第一表面的半导体本体，在第一表面上形成接触电极，以及在第一表面上形成与接触电极相邻并且与接触电极部分重叠的钝化层。该钝化层包括具有第一层和第二层的层堆叠，该第一层包括在第一表面上的氧化物，该第二层包括在第一层上的氮化物。【附图说明】现在将参考各图解释实例。各图用于说明基本原理，因此仅示出了用于理解基本原理必须的各方面。各图将不按比例。在图中，相同的参考字符表示类似的特征。图1示出包括在半导体本体的第一表面上的钝化层的半导体器件的一个实施例的垂直截面图。图2示出包括在半导体本体的第一表面上的钝化层的半导体器件的另一个实施例的垂直截面图。图3示出包括在半导体本体的第一表面上的钝化层的半导体器件的一个实施例的自上而下的视图。图4示出包括在半导体本体的第一表面上的钝化层的半导体器件的另一个实施例的垂直截面图。图5示出包括在半导体本体的第一表面上的钝化层、软密封层和外壳的半导体器件的一个实施例的垂直截面图。图6示出包括pn结的半导体器件的垂直截面图。图7示出被实施为双极二极管的半导体器件的垂直截面图。图8示出被实施为肖特基二极管的半导体器件的垂直截面图。图9示出被实施为MOS晶体管的半导体器件的垂直截面图。图10示出被实施为JFET的半导体器件的垂直截面图。图11A-11C示出用于制作具有钝化层的半导体器件的方法的一个实施例。图12A-12B示出用于制作具有钝化层的半导体器件的方法的另一个实施例。【具体实施方式】在下面的详细描述中，参考附图，这些附图构成了该详细描述的一部分，在这些图中借助图示示出了其中可以实践本专利技术的特定实施例。图1和2示出半导体器件(例如功率半导体器件)的一部分的垂直截面图。该半导体器件包括具有第一表面101的半导体本体100。该半导体器件还包括在第一表面101上并邻接半导体本体100的接触电极2。根据一个实施例，接触电极21包括下述中的至少一个:铝、钛、铜、铝合金、铜合金、铝-铜合金(例如AlCu或AlSiCu)。接触电极2可以包括一层，如图1中所示。根据图2中所不的另一实施例，接触电极2包括接触第一表面101的第一子层21和在第一子层21上的第二子层。根据一个实施例，第一子层21是钛(Ti)层并且第二子层22是下述之一:铝层、铜层、铝合金层、铜合金层和铝-铜合金层。参考图2，第一子层可以被实施为具有比第一子层21大的面积，使得在第二子层22下面的第一子层21突出到第二子层22以外。钝化层3与两个子层21、22都重叠。接触电极2不完全覆盖第一表面101。钝化层3形成在第一表面101的与接触电极21相邻且不被接触电极21覆盖的那些区域中。钝化层保护半导体本体100的第一表面101并且提供半导体器件的长期稳定性。特别地，钝化层3防止或至少减少当半导体器件工作在潮湿气氛中时可能出现的退化过程。那些退化过程尤其可能出现在第一表面101的可能出现高电场的那些区域中。参考图1，半导体本体100包括边缘表面102。边缘表面102在横向上使半导体本体100终止，其意味着在方向上基本平行于第一表面101。该边缘表面可以基本垂直于第一表面101。然而，根据一个实施例(在图1中用短划线示出)，边缘表面102相对于半导体本体100的垂直方向倾斜(该垂直方向是基本垂直于第一表面101的方向)。参考图1，钝化层3与接触电极2重叠，但是没有完全覆盖接触电极2。根据一个实施例，重叠d0在100微米(μπι)和200微米之间。“重叠”d0是在背离接触电极2的外边缘的方向上钝化层3与接触电极重叠的距离。在接触电极2的没有被钝化层3覆盖的那些区域中，接触电极可以被接合线(未示出)等接触。图1中所示的具有半导体本体100、在半导体本体100的第一表面101上的接触电极2和钝化层3的基本器件结构可以用不同的半导体器件来实施，并且不局限于一种具体类型的半导体器件。由此，在图1中，仅示出了半导体本体100，而没有示出在半导体本体100中实施的具体器件区域。在半导体本体100中的具体半导体器件和具体器件结构的一些实施例在下面参考图6-8来解释。参考图1，钝化层3包括层堆叠。该层堆叠包括第一层31和第二层32，该第一层包括在第一表面上的氧化物，该第二层包括在第一层上的氮化物。根据一个实施例，该层堆叠还包括包含在第二层中的酰亚胺的第三层33。根据一个实施例，在第一表面101上的第一层31的厚度dl是至少1.5微米(ym)或至少2.7微米。根据一个实施例，在第一表面上的第一层31的最大厚度是3.5微米。在第一层31与接触电极2重叠的那些区域中的第一层31的厚度可以基本上对应于在第一表面101上方的厚度。根据一个实施例，第二层32的厚度d2是至少0.6微米(μπι)或至少0.8微米。根据一个实施例，第二层32的最大厚度是I微米。在第二层32与接触电极2重叠的那些区域中的第二层32的厚度可以基本上对应于在第二层不与接触电极重叠的那些区域中的厚度。根据一个实施例，第三层33的厚度d3是至少7微米(μm)、8微米、20微米或30微米。根据一个实施例，第三层33的最大厚度是50微米。在第三层33与接触电极2重叠的那些区域中的第三层33的厚度可以基本上对应于在第三层不与接触电极重叠的那些区域中的厚度。半导体本体100可以包括常规半导体材料，例如IV族半导体、IV-1V族半导体、II1-V族半导体或I1-VI族半导体。IV族半导体的实例包括硅(Si)和锗(Ge)。IV-1V族半导体的实例包括碳化硅(SiC)和锗化硅(SiGe)。111;族半导体的实例包括砷化镓(GaAs)、氮化镓(GaN)、磷化镓(GaP)、磷化铟(InP)、铟镓氮(InGaN)和铟镓砷(InGaAs)。I1-VI族半导体的实例包括碲化镉(CdTe)、镉汞碲(CdHgTe)和镉镁碲(CdMgTe)。根据一个实施例，第一层31中的氧化物是氧化硅(二氧化硅，S12)以及第二层3当前第1页1 2 3 4 本文档来自技高网...

【技术保护点】
一种半导体器件，包括：包括第一表面的半导体本体；在第一表面上的接触电极；和在第一表面上与接触电极相邻并且与接触电极部分重叠的钝化层，其中，所述钝化层包括具有第一层和第二层的层堆叠，所述第一层包括在第一表面上的氧化物，所述第二层包括在第一层上的氮化物。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：C黑希特，A卡巴科夫，JP康拉特，R鲁普，
申请(专利权)人：英飞凌科技股份有限公司，
类型：发明
国别省市：德国;DE