EEPROM的制备方法技术

本发明专利技术提出了一种EEPROM的制备方法，在形成存储比特结构和常开比特结构之后，对其中需要置于常开比特结构进行离子注入，离子注入于常开比特结构下方衬底的表面，可以降低阈值电压，提高电流，在EEPROM工作时有利于数据的存储和维持，提高器件的性能。

【技术实现步骤摘要】

本专利技术涉及半导体制造领域，尤其涉及一种EEPROM的制备方法。
技术介绍
电可擦可编程只读存储器(EEPROM，ElectricallyErasable ProgrammableRead-Only Memory)是一种以字节(Byte)为最小修改单位、可以通过电子方式多次复写的半导体存储设备。相比可擦可编程只读存储器(EPROM，Erasable Programmable Read-OnlyMemory)，EEPR0M不需要用紫外线照射，也不需取下，就可以用特定的电压，来抹除芯片上的信息，以便写入新的数据。由于EEPROM的优秀性能以及在线上操作的便利，它被广泛用于需要经常擦除的B1S芯片以及闪存芯片，并逐步替代部分有断电保留需要的随机存取存储器(RAM，RandomAccess Memory)芯片，甚至取代部分的硬盘功能，与高速RAM成为二^世纪最常用且发展最快的两种存储技术。请参考图1，图1为现有技术中EEPROM的结构示意图，包括衬底10、源漏极11、栅氧化层20、比特结构(Bit)、字线50、介质层60及侧墙结构40，其中，所述源漏极11形成在所述衬底10内，所述栅氧化层20形成在所述衬底10上，所述比特结构、字线50、介质层60及侧墙结构40均形成在所述栅氧化层20上，所述比特结构位于所述字线50的两侧(称为镜像比特结构，mirror bits)，并由上述介质层60隔离开，所述侧墙结构40位于所述比特结构远离所述字线50的一侧，其中，所述比特结构包括浮栅31、栅间介质层32及控制栅33ο如图1所示，目前90nm的EEPROM只使用mirror bits的其中一个比特结构，另外一个比特结构不使用，处以擦除(erased)的低阻态，从而能够提高电流，有利于数据的存储和维持。然而，这样可能存在的风险，即不使用的比特结构如果在EEPROM使用过程中出现问题，并呈现高阻态，将导致整个器件区(cell)失效。
技术实现思路
本专利技术的目的在于提供一种EEPROM的制备方法，能够降低不使用的比特结构的电阻，避免其呈现高阻态，提高器件的性能。为了实现上述目的，本专利技术提出了一种EEPROM的制备方法，包括步骤:提供衬底，在所述衬底上形成有字线、存储比特结构、常开比特结构、介质层、栅介质层及源漏极，所述源漏极形成在所述衬底内，所述栅介质层形成在所述衬底上，所述字线、存储比特结构、常开比特结构及介质层均形成在所述栅介质层上，所述存储比特结构和常开比特结构位于所述字线的两侧，并由所述介质层隔离开；对所述常开比特结构进行离子注入处理，离子注入于常开比特结构下方衬底的表面，降低阈值电压。进一步的，在所述的EEPROM的制备方法中，注入的离子为V族元素。进一步的，在所述的EEPROM的制备方法中，采用预定夹角进行离子注入。进一步的，在所述的EEPROM的制备方法中，所述夹角需影响不到存储比特结构，为30。至60。之间。进一步的，在所述的EEPROM的制备方法中，在进行离子注入时，采用光罩遮挡住所述存储比特结构。进一步的，在所述的EEPROM的制备方法中，所述存储比特结构和常开比特结构包括浮栅、栅间介质层及控制栅，其中所述栅间介质层位于所述浮栅和控制栅之间，所述浮栅形成于所述栅介质层表面。进一步的，在所述的EEPROM的制备方法中，所述浮栅和控制栅的材质均为多晶硅，所述栅间介质层材质为低k值介质层、氧化硅、氮化硅或氧化硅-氮化硅-氧化硅组合。进一步的，在所述的EEPROM的制备方法中，所述栅介质层为氧化娃。进一步的，在所述的EEPROM的制备方法中，所述介质层为氧化硅或氮化硅。进一步的，在所述的EEPROM的制备方法中，所述字线为多晶硅。与现有技术相比，本专利技术的有益效果主要体现在:在形成存储比特结构和常开比特结构之后，对其中需要置于常开比特结构进行离子注入，离子注入于常开比特结构下方衬底的表面，可以降低阈值电压，提高电流，在EEPROM工作时有利于数据的存储和维持，提高器件的性能。【附图说明】图1为现有技术中EEPROM的结构示意图；图2为本专利技术一实施例中EEPROM的制备方法的流程图；图3为本专利技术一实施例中制备EEPROM时的结构示意图。【具体实施方式】下面将结合示意图对本专利技术的EEPROM的制备方法进行更详细的描述，其中表示了本专利技术的优选实施例，应该理解本领域技术人员可以修改在此描述的本专利技术，而仍然实现本专利技术的有利效果。因此，下列描述应当被理解为对于本领域技术人员的广泛知道，而并不作为对本专利技术的限制。为了清楚，不描述实际实施例的全部特征。在下列描述中，不详细描述公知的功能和结构，因为它们会使本专利技术由于不必要的细节而混乱。应当认为在任何实际实施例的开发中，必须做出大量实施细节以实现开发者的特定目标，例如按照有关系统或有关商业的限制，由一个实施例改变为另一个实施例。另外，应当认为这种开发工作可能是复杂和耗费时间的，但是对于本领域技术人员来说仅仅是常规工作。在下列段落中参照附图以举例方式更具体地描述本专利技术。根据下面说明和权利要求书，本专利技术的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本专利技术实施例的目的。请参考图2，在本实施例中，提出了一种EEPROM的制备方法，包括步骤:SlOO:提供衬底，在所述衬底上形成有字线、存储比特结构、常开比特结构、介质层、栅介质层及源漏极，所述源漏极形成在所述衬底内，所述栅介质层形成在所述衬底上，所述字线、存储比特结构、常开比特结构及介质层均形成在所述栅介质层上，所述存储比特结构和常开比特结构位于所述字线的两侧，并由所述介质层隔离开；S200:对所述常开比特结构进行离子注入处理，离子注入于常开比特结构下方衬底的表面，降低阈值电压。具体的，请参考图3，在所述衬底100上形成有字线400、存储比特结构和常开比特结构300、介质层400、栅介质层200及源漏极110，所述源漏极110形成在所述衬底100内，所述栅介质层200形成在所述衬底100上，所述字线400、存储比特结构和常开比特结构300及介质层500均形成在所述栅介质层200上，所述存储比特结构和常开比特结构300位于所述字线400的两侧，并由所述介质层500隔离开。其中，存储比特结构和常开比特结构300包括浮栅、栅间介质层及控制栅，其中所述栅间介质层位于所述浮栅和控制栅之间，所述浮栅形成于所述栅介质层200表面。所述浮栅和控制栅的材质均为多晶硅，所述栅间介质层材质为低k值介质层、氧化硅、氮化硅或氧化硅-氮化硅-氧化硅组合或者是其他介质层。在进行离子注入时，采用光罩600遮挡住所述存储比特结构和常开比特结构300中除了需要处于低阻态的其他比特结构，如遮挡住存储比特结构，如图3所示，这样可以避免影响其他比特结构的正常使用。优选的，采用预定夹角进行离子注入(如图3箭头所示)，所述离子注入的夹角不能影响存储比特结构，通常选择为30°至60°之间，例如是45°，从而能够避免垂直注入出现对准困难的情形，并且采用预定夹角进行离子注入还能够便于离子注入工艺的实现，由于需要对浮栅、栅介质层200以及衬底100的界面处进行离子注入才能够降低接触电阻，因此，斜向注入也能够使离子更容易本文档来自技高网...

【技术保护点】
一种EEPROM的制备方法，其特征在于，包括步骤：提供衬底，在所述衬底上形成有字线、存储比特结构、常开比特结构、介质层、栅介质层及源漏极，所述源漏极形成在所述衬底内，所述栅介质层形成在所述衬底上，所述字线、存储比特结构、常开比特结构及介质层均形成在所述栅介质层上，所述存储比特结构和常开比特结构位于所述字线的两侧，并由所述介质层隔离开；对所述常开比特结构进行离子注入处理，离子注入于常开比特结构下方衬底的表面，降低阈值电压。

【技术特征摘要】

【专利技术属性】
技术研发人员：高超，江红，李冰寒，
申请(专利权)人：上海华虹宏力半导体制造有限公司，
类型：发明
国别省市：上海;31