【技术实现步骤摘要】
本专利技术涉及半导体，特别涉及一种半导体器件及其形成方法。
技术介绍
1、功率集成ic被广泛应用在电源管理、电机驱动、汽车电子和工业控制等领域。bcd指的是将bipolar、cmos、dmos等高压功率器件及各种电阻电容和二极管集成在同一芯片的工艺技术，具有低成本、易封装、易设计和外围芯片更简洁等特点，快速发展为功率ic领域的主流技术。bcd技术中的bipolar双极晶体管具有高模拟精度主要用于模拟电路中，cmos具有高集成度主要用于逻辑电路中，dmos具有高功率(高电压)特性常用作开关作用。
2、高压bcd(bcd hipower)器件结合了bcd与sgt的结构，沟槽(trench)的硬掩模层(hm)膜层结构复杂，如图1所示，衬底100内形成有沟槽，沟槽顶部的拐角太尖形成尖角101，尖角101处存在较大应力的问题，容易出现裂片。目前使用常规的圆润化工艺(rounding)方法不能有效的改善尖角。
技术实现思路
1、本专利技术的目的在于提供一种半导体器件及其形成方法，以解决高压bcd器件中sgt器件区的沟槽顶部尖角导致的裂片的问题。
2、为解决上述技术问题，本专利技术提供一种半导体器件的形成方法，包括：
3、提供一衬底，所述衬底包括sgt器件区，所述sgt器件区的衬底上依次形成有第一硬掩模层、第二硬掩模层和第三硬掩模层，所述第二硬掩模层和所述第一硬掩模层、所述第三硬掩模层的材质不同；
4、执行第一刻蚀工艺，以形成贯穿所述第一硬掩模层、
5、执行第二刻蚀工艺，以使所述第二硬掩模层沿水平方向的开口宽度大于所述第一硬掩模层、所述第三硬掩模层的开口宽度；
6、执行第三刻蚀工艺，以在所述sgt器件区的衬底内形成沟槽；
7、执行第四刻蚀工艺，以圆润化所述沟槽底部的直角。
8、可选的，所述第二刻蚀工艺为湿法刻蚀，所述第二硬掩模层和所述第一硬掩模层、所述第三硬掩模层在所述第二刻蚀工艺中的刻蚀速率不同。
9、可选的，所述第二刻蚀工艺的刻蚀溶液包括h3po4。
10、可选的，所述第二刻蚀工艺的刻蚀温度为150℃至180℃。
11、可选的，所述第二硬掩模层的材质为氮化硅，所述第一硬掩模层和所述第三硬掩模层的材质相同且均为氧化层。
12、可选的，执行第二刻蚀工艺之后，所述第二硬掩模层沿水平方向的开口宽度比所述第一硬掩模层和所述第三硬掩模层的开口宽度大300埃至500埃。
13、可选的，所述第一刻蚀工艺、第三刻蚀工艺和第四刻蚀工艺均为干法刻蚀工艺。
14、可选的，所述衬底还包括低压器件区和高压器件区，所述sgt器件区与所述低压器件区和所述高压器件区并列设置于所述衬底上，所述低压器件区包括pmos区和nmos区，所述高压器件区包括nldmos区和pldmos区。
15、基于同一专利技术构思，本专利技术还提供一种半导体器件，采用上述任一项所述的半导体器件的形成方法制作而成，包括：
16、衬底，所述衬底包括sgt器件区，所述sgt器件区的衬底上依次形成有第一硬掩模层、第二硬掩模层和第三硬掩模层，所述第二硬掩模层和所述第一硬掩模层、所述第三硬掩模层的材质不同；
17、开口，所述开口贯穿所述第一硬掩模层、第二硬掩模层和第三硬掩模层，
18、沟槽，所述沟槽位于所述sgt器件区的衬底内且为所述开口在所述衬底内的延伸。
19、可选的，所述衬底还包括低压器件区和高压器件区，所述sgt器件区与低压器件区和高压器件区并列设置于所述衬底上，所述低压器件区包括pmos区和nmos区，所述高压器件区包括nldmos区和pldmos区。
20、在本专利技术提供的一种半导体器件及其形成方法中，在第一硬掩模层、第二硬掩模层和第三硬掩模层中开口之后，衬底中的沟槽形成之前，通过增加第二刻蚀工艺，以使第二硬掩模层沿水平方向的开口宽度大于第一硬掩模层和第三硬掩模层的开口宽度，从而在形成衬底中的沟槽的第三刻蚀工艺中，由于第二硬掩模层的开口扩大，下层的第三硬掩模层和衬底更容易被消耗掉，因此，沟槽顶部不会出现尖角或者存在较小的尖角，再通过第四刻蚀工艺圆润化所述沟槽底部的直角，同时也会圆润化顶部的尖角，从而能够解决高压bcd器件中sgt器件区的沟槽顶部尖角导致的裂片的问题。
本文档来自技高网...【技术保护点】
1.一种半导体器件的形成方法，其特征在于，包括：
2.根据权利要求1所述的半导体器件的形成方法，其特征在于，所述第二刻蚀工艺为湿法刻蚀，所述第二硬掩模层和所述第一硬掩模层、所述第三硬掩模层在所述第二刻蚀工艺中的刻蚀速率不同。
3.根据权利要求1所述的半导体器件的形成方法，其特征在于，所述第二刻蚀工艺的刻蚀溶液包括H3PO4。
4.根据权利要求1所述的半导体器件的形成方法，其特征在于，所述第二刻蚀工艺的刻蚀温度为150℃至180℃。
5.根据权利要求1所述的半导体器件的形成方法，其特征在于，所述第二硬掩模层的材质为氮化硅，所述第一硬掩模层和所述第三硬掩模层的材质相同且均为氧化层。
6.根据权利要求1所述的半导体器件的形成方法，其特征在于，执行第二刻蚀工艺之后，所述第二硬掩模层沿水平方向的开口宽度比所述第一硬掩模层和所述第三硬掩模层的开口宽度大300埃至500埃。
7.根据权利要求1所述的半导体器件的形成方法，其特征在于，所述第一刻蚀工艺、第三刻蚀工艺和第四刻蚀工艺均为干法刻蚀工艺。
8.根据权利要求
9.一种半导体器件，其特征在于，采用如权利要求1～8任一项所述的半导体器件的形成方法制作而成，包括：
10.根据权利要求9所述的半导体器件，其特征在于，所述衬底还包括低压器件区和高压器件区，所述SGT器件区与低压器件区和高压器件区并列设置于所述衬底上，所述低压器件区包括PMOS区和NMOS区，所述高压器件区包括NLDMOS区和PLDMOS区。
...【技术特征摘要】
1.一种半导体器件的形成方法，其特征在于，包括：
2.根据权利要求1所述的半导体器件的形成方法，其特征在于，所述第二刻蚀工艺为湿法刻蚀，所述第二硬掩模层和所述第一硬掩模层、所述第三硬掩模层在所述第二刻蚀工艺中的刻蚀速率不同。
3.根据权利要求1所述的半导体器件的形成方法，其特征在于，所述第二刻蚀工艺的刻蚀溶液包括h3po4。
4.根据权利要求1所述的半导体器件的形成方法，其特征在于，所述第二刻蚀工艺的刻蚀温度为150℃至180℃。
5.根据权利要求1所述的半导体器件的形成方法，其特征在于，所述第二硬掩模层的材质为氮化硅，所述第一硬掩模层和所述第三硬掩模层的材质相同且均为氧化层。
6.根据权利要求1所述的半导体器件的形成方法，其特征在于，执行第二刻蚀工艺之后，所述第二硬掩模层沿水平方向的开口宽度比所述第一硬掩模层和所述第三硬掩模层的开口...
【专利技术属性】
技术研发人员：陈跃华，孟艳秋，
申请(专利权)人：上海华虹宏力半导体制造有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。