半导体器件的形成方法技术

一种半导体器件的形成方法，包括：提供包括第一、第二区域的衬底，第一区域与第二区域类型不同，在第一区域形成至少一个第一伪栅极，在第二区域形成至少一个第二伪栅极，第二伪栅极的特征尺寸大于或等于0.1微米；在衬底、第一、第二伪栅极上形成介质层，介质层与第一、第二伪栅极顶部相平；之后，去除部分高度的第二伪栅极，并在剩余的第二伪栅极上形成保护层，保护层至少与介质层相平；之后，去除第一伪栅极，在介质层中形成第一栅极凹槽；在第一栅极凹槽内填充满第一金属层，并且第一金属层覆盖保护层；去除高于介质层的第一金属层，形成第一金属栅极；之后，去除保护层和第二伪栅极。采用本发明专利技术的方法可以提高半导体器件的性能。

【技术实现步骤摘要】

本专利技术涉及半导体领域，尤其涉及。
技术介绍
随着集成电路制造技术的不断发展，MOS晶体管的特征尺寸也越来越小，在MOS晶体管特征尺寸不断缩小情况下，为了降低MOS晶体管栅极的寄生电容，提高器件速度，金属栅极被引入到MOS晶体管中。图1至图7是现有技术中的PMOS晶体管中和NMOS晶体管中的金属栅极的形成方法的剖面结构示意图。参考图1，提供半导体衬底100，半导体衬底100包括NMOS区域I和PMOS区域II。在NMOS区域I形成至少一个第一伪栅极101和至少一个第三伪栅极103，在所述PMOS区域I I形成至少一个第二伪栅极102和至少一个第四伪栅极104，第一伪栅极101和第二伪栅极102的特征尺寸都大于或等于0.1微米，第三伪栅极103的特征尺寸小于第一伪栅极101的特征尺寸，第四伪栅极104的特征尺寸小于第二伪栅极102的特征尺寸。第一伪栅极101至第四伪栅极104的材料都为多晶硅。在半导体衬底100、第一伪栅极101至第四伪栅极104上形成氧化硅层105，所述氧化硅层105与所述各伪栅极顶部相平。接着，参考图2，形成图形化的掩膜层106，所述图形化的掩膜层106本文档来自技高网...

【技术保护点】
一种半导体器件的形成方法，其特征在于，包括：提供半导体衬底，所述半导体衬底包括第一区域和第二区域，所述第一区域与第二区域类型不同；在所述第一区域形成至少一个第一伪栅极，在所述第二区域形成至少一个第二伪栅极，所述第二伪栅极的特征尺寸大于或等于0.1微米；在所述半导体衬底、第一伪栅极和第二伪栅极上形成介质层，所述介质层与所述第一伪栅极顶部和第二伪栅极顶部相平；形成所述介质层后，去除部分高度的第二伪栅极，并在剩余的第二伪栅极上形成保护层，所述保护层至少与所述介质层相平；形成所述保护层后，去除所述第一伪栅极，在所述介质层中形成第一栅极凹槽；在所述第一栅极凹槽内填充满第一金属层，并且所述第一金属层覆盖所...

【技术特征摘要】

【专利技术属性】
技术研发人员：邵群，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：上海;31