薄膜晶体管及其制作方法、阵列基板和显示装置制造方法及图纸

本发明专利技术涉及显示技术领域，具体涉及薄膜晶体管及其制作方法、阵列基板和显示装置。本发明专利技术的薄膜晶体管，包括衬底，衬底的上表面形成有与源极的图案相匹配的第一凹槽和与漏极的图案相匹配的第二凹槽，第一凹槽和第二凹槽分别设置有第一电极和第二电极；第一电极和第二电极上还设置有与第一电极和第二电极相接触的有源层；其中，第一电极至少包括源极，第二电极至少包括漏极；第一凹槽的深度小于第一电极的厚度的二倍；第二凹槽的深度小于第二电极的厚度的二倍。本发明专利技术降低了顶栅结构薄膜晶体管的膜层结构段差，提高了产品良率。

【技术实现步骤摘要】

本专利技术涉及显示
，具体涉及薄膜晶体管及其制作方法、阵列基板和显示 装置。
技术介绍
TFT-LCD (Thin Film Transistor Liquid Crystal Display，薄膜晶体管液晶显不 器）具有机身薄、省电、无辐射等众多优点，已经得到了广泛的应用。TFT-IXD包括阵列基 板，阵列基板上设置有用于薄膜晶体管。以非晶硅薄膜晶体管为例，非晶硅薄膜晶体管一 般包括栅极、栅极绝缘层、I-a-Si (本征非晶硅）、n+a-Si (掺杂非晶硅）、源漏极、绝缘保护 层。该结构会由栅极和/或源漏极形成沟道段差，会造成中间各膜层在溅射的过程中爬坡， 从而膜层极易断裂，给镀膜工艺增加了难度与风险，极易造成各种线类不良，且高段差会使 阵列基板平坦度降低，即便增加平坦层，仍然极易形成Rubbing Mura。 另一方面，目前常见的阵列基板中金属走线，往往先镀膜，再通过光刻显影制得光 刻胶图案，以此为掩模利用湿法刻蚀技术，去除裸露的金属，最终形成需要的金属图层。常 见的TFT-IXD Array (阵列）工艺中往往需要5道MASK工艺，工艺复杂。每多一道MASK工 艺，不仅仅增加了工艺流程的复杂，而且会大大增加了 Tact time (单件产品生产时间），更 降低了工艺的容错率，提高了成本。
技术实现思路
针对现有技术中的缺陷，本专利技术提供了薄膜晶体管及其制作方法、阵列基板和显 示装置，以降低顶栅结构薄膜晶体管的膜层结构段差。 本专利技术第一方面提供了一种薄膜晶体管，包括衬底，所述衬底的上表面形成有与 源极的图案相匹配的第一凹槽和与漏极的图案相匹配的第二凹槽，所述第一凹槽和第二凹 槽分别设置有第一电极和第二电极；所述第一电极和第二电极上还设置有与所述第一电极 和第二电极相接触的有源层； 其中，所述第一电极至少包括所述源极，所述第二电极至少包括所述漏极；所述第 一凹槽的深度小于所述第一电极的厚度的二倍；所述第二凹槽的深度小于所述第二电极的 厚度的二倍。 优选地，所述第一凹槽的深度等于所述第二凹槽的深度。 优选地，所述第一凹槽的深度等于所述第一电极的厚度；所述第二凹槽的深度等 于所述第二电极的厚度。 优选地，所述第一电极还包括设置于所述源极上的第一欧姆接触层，所述源极和 所述第一欧姆接触层的图案重叠； 所述第二电极还包括设置于所述漏极上的第二欧姆接触层，所述漏极和所述第二 欧姆接触层的图案重叠。。 本专利技术第二方面提供了一种阵列基板，包括第一方面所述的薄膜晶体管。 本专利技术第三方面提供了一种显示装置，其特征在于，包括第一方面所述的薄膜晶 体管和/或第二方面所述的阵列基板。 本专利技术第四方面提供了一种制作薄膜晶体管的方法，包括： 在衬底的上表面形成与源极的图案相匹配的第一凹槽和与漏极的图案相匹配的 第二凹槽； 在所述第一凹槽中设置第一电极，并在所述第二凹槽中设置第二电极；其中，所述 第一电极至少包括所述源极，所述第二电极至少包括所述漏极；所述第一凹槽的深度小于 所述第一电极的厚度的二倍，所述第二凹槽的深度小于所述第二电极的厚度的二倍。 在所述第一电极和所述第二电极及所述衬底上形成有源层。 优选地，所述在第一凹槽中设置第一电极，并在所述第二凹槽中设置第二电极，包 括： 在形成有第一凹槽、第二凹槽、光刻胶层的衬底上依次沉积导电层和掺杂非晶硅 层； 去除所述光刻胶图案及附着其上的导电层和掺杂非晶硅层，保留第一凹槽和第二 凹槽上的导电层和掺杂非晶硅层；第一凹槽上的导电层和掺杂非晶硅层分别为源极第一欧 姆接触层，第二凹槽上的导电层和掺杂非晶硅层分别为漏极和第二欧姆接触层。 优选地，所述光刻胶的厚度为所述源极和第一欧姆接触层的总厚度的三倍；或者 所述光刻胶的厚度为所述漏极和第二欧姆接触层的总厚度的三倍。 优选地，所述在形成有第一凹槽、第二凹槽、光刻胶层的衬底上依次沉积导电层和 掺杂非晶硅层，具体包括： 在形成有第一凹槽、第二凹槽、光刻胶层的衬底上沿垂直于所述衬底的方向依次 沉积导电层和掺杂非晶硅层。 由上述技术方案可知，本专利技术提供的薄膜晶体管及其制作方法、阵列基板和显示 装置，在薄膜晶体管的衬底上形成与源极的图案相匹配的第一凹槽和与漏极的图案相匹 配的第二凹槽，第一凹槽和第二凹槽分别设置有第一电极和第二电极；第一电极和第二电 极上还设置有与第一电极和第二电极相接触的有源层；其中，第一电极至少包括源极，第 二电极至少包括漏极；第一凹槽的深度小于第一电极的厚度的二倍；第二凹槽的深度小于 第二电极的厚度的二倍，相对于现有技术的不在衬底上设置容纳电极的凹槽的方案，可以 在顶栅结构的薄膜晶体管中降低了由于源漏极带来的结构段差，防止源漏极之上的各膜层 因为高段差而断裂，降低了镀膜工艺的难度与风险，避免了各种线类不良，减少了 Rubbing Mura，提尚了广品良率。 进一步地，通过在源源极上叠置欧姆接触层，在降低源漏极和有源层的接触电阻 的同时，仅需要一次MASK工艺就可以形成源漏极和欧姆接触层，相对于现有技术，可以节 省一道MASK工艺。【附图说明】 图1为本专利技术第一实施例提供的薄膜晶体管的剖面结构示意图； 图2为本专利技术第四实施例提供的薄膜晶体管制作方法的流程图； 图3为本专利技术第四实施例提供的薄膜晶体管制作方法中制作源漏极图案的各阶 段的剖面图。【具体实施方式】 下面结合附图，对本专利技术的【具体实施方式】作进一步描述。以下实施例仅用于更加 清楚地说明本专利技术的技术方案，而不能以此来限制本专利技术的保护范围。 本专利技术的第一实施例提供了一种薄膜晶体管，如图1所示，薄膜晶体管包括衬底 8,衬底8的上表面形成有第一凹槽（图1中衬底8的左侧凹下部分）和第二凹槽（图1中 衬底8的右侧凹下部分）。 第一凹槽中设置有源极，第一凹槽与源极的图案相匹配，第二凹槽中设置有漏极， 第二凹槽与源极的图案相匹配。此处的相匹配即对应深度处的水平截面形状相同。在本申 请中，源极和漏极可以为金属或合金等导电层。 通过该实施例提供的薄膜晶体管，在薄膜晶体管的衬底上形成与源极的图案相匹 配的第一凹槽和与漏极的图案相匹配的第二凹槽，第一凹槽和第二凹槽分别设置有第一电 极和第二电极；第一电极和第二电极上还设置有与第一电极和第二电极相接触的有源层； 其中，第一电极至少包括源极，第二电极至少包括漏极；第一凹槽的深度小于第一电极的厚 度的二倍；第二凹槽的深度小于第二电极的厚度的二倍，与现有技术的不在衬底上形成容 纳电极的凹槽的方案相比，降低了源漏极之上的各膜层的段差，防止源漏极之上的各膜层 因为高段差而断裂，降低了镀膜工艺的难度与风险，避免了各种线类不良，减少了 Rubbing Mura，提尚了广品良率。 进一步的，为了使源极、漏极和有源层之间接触电阻降低，源极和漏极还可以分别 覆盖有电阻率比有源层低的半导体材料形成的第一欧姆接触层和第二欧姆接触层，欧姆接 触层的图案与源极层（或者漏极层）的图案相适应（即，二者图案相同且重叠）。这样，仅 需要一次MASK工艺就可以形成包括源极和第一欧姆接触层的第一电极和包括漏极和第二 欧姆接触层的第二电极，相对于现有技术，可以节省一道MASK工艺，具体工艺可以参见下 面的第四实施例。 具体的，如图1所示，第一欧姆接触层和第二欧姆本文档来自技高网...

【技术保护点】
一种薄膜晶体管，包括衬底，其特征在于，所述衬底的上表面形成有与源极的图案相匹配的第一凹槽和与漏极的图案相匹配的第二凹槽，所述第一凹槽和第二凹槽分别设置有源极和漏极；所述第一电极和所述第二电极及所述衬底上还设置有与所述第一电极和第二电极相接触的有源层；其中，所述第一电极至少包括所述源极，所述第二电极至少包括所述漏极；所述第一凹槽的深度小于所述第一电极的厚度的二倍；所述第二凹槽的深度小于所述第二电极的厚度的二倍。

【技术特征摘要】

【专利技术属性】
技术研发人员：刘玉东，熊雄，曹诚英，王慧，林琳，吴芳芳，
申请(专利权)人：京东方科技集团股份有限公司，合肥鑫晟光电科技有限公司，
类型：发明
国别省市：北京;11