一种超薄的MOSFET封装结构及封装方法技术

本发明专利技术涉及一种超薄的MOSFET封装结构，包括MOSFET晶圆，所述MOSFET晶圆的电极面上设有导通部分，所述MOSFET晶圆的侧壁呈沟槽结构；所述导通部分和沟槽结构的侧面铺有导电线路层；所述MOSFET晶圆的电极面上除导通部分外铺有绝缘保护层；所述导通部分的导电线路层上设有凸点；所述MOSFET晶圆的背面铺设有背面导电层。本发明专利技术还涉及上述结构的封装方法。本发明专利技术的封装结构工艺简单，可进行晶圆级加工，效率高，周期短，封装的整体厚度可以降低到很薄，封装的体积比较小。

【技术实现步骤摘要】

本专利技术涉及半导体封装
，特别是涉及一种超薄的MOSFET封装结构及封装方法。
技术介绍
随着消费电子轻小化、低功耗以及功能的多样化趋势，要求主板上集成的器件越来越多，预留给器件的空间越来越小，封装后的芯片必须轻薄短小，从而为设计者在小型化和高性能之间提供更大的选择空间。MOSFET (金属氧化物半导体场效应管)是利用电场效应来控制半导体的场效应晶体管。由于MOSFET具有可实现低功耗电压控制的特性，近年来被广泛应用在大量电子设备中，包括电源、汽车电子、计算机和智能手机中等。目前MOSFET封装主要是TO、SOT、S0P、QFP、QFN等形式，这类封装都是将芯片包裹在塑封体内，塑封本身增加了器件尺寸，不符合半导体向轻、短、薄、小方向发展的要求，而且无法将芯片工作时产生的热量及时导走或散去，制约了 MOSFET性能提升，另外就封装工艺而言，这类封装都是基于单颗芯片进行，存在生产效率低、封装成本高的问题。MOSFET性能特别是电流承载能力的优劣很大程度上取决于散热性能和电流的传导电阻，电流的传导电阻取决于传导路径长短(即与于芯片的厚度密切相关)，散热性能的好坏又主要取决于封装形式。针对目前MOSFET存在问题，有人提出采用晶圆级芯片规模封装(WLCSP)与硅穿孔TSV相结合的封装工艺。垂直MOSFET器件努力通过将漏极置于与源极接点(源极触点，source contact)的表面相反(opposite)的表面上来实现低的RDS(on)。通过将漏极置于与源极接点相反的表面上，缩短了用于电流的传导通路(导电路径，conduct1n path)，这使得RDS(on)降低。然而，将漏极和漏极接点置于与放置源极接点的表面相反(并且不同)的表面上，对于这种构造，单独晶圆级芯片规模封装(WLCSP)无法实现，必须结合硅穿孔TSV将源极接点、漏极接点和栅极接点转移到同一个表面上，这种类型的构造允许利用在WLCSP的一个表面上的连接于各个晶体管端子(接线端，terminal)的焊球而容易地连接至电路板布线(circuit board trace)。但是WLCSP和TSV相结合的封装工艺复杂，良率低，成本很高，封装的厚度比较厚。
技术实现思路
本专利技术所要解决的技术问题是提供一种超薄的MOSFET封装结构及封装方法，使得封装结构的整体厚度可以降低到很薄，封装结构的体积比较小，具有非常低的漏源接通电阻优异电性能和很好的散热性能。本专利技术解决其技术问题所采用的技术方案是:提供一种超薄的MOSFET封装结构，包括MOSFET晶圆，所述MOSFET晶圆的电极面上设有导通部分，所述MOSFET晶圆的侧面呈沟槽结构；所述导通部分和沟槽结构的侧壁铺有导电线路层；所述MOSFET晶圆的电极面上除导通部分外铺有绝缘保护层；所述导通部分的导电线路层上设有凸点；所述MOSFET晶圆的背面铺设有背面导电层。所述沟槽结构的深度为15-500 μ mo所述凸点为单一结构或多层结构。所述凸点采用金属制成或金属合金制成。本专利技术解决其技术问题所采用的技术方案是:还提供一种超薄的MOSFET封装方法，包括以下步骤:(I)在MOSFET晶圆的电极面制作一层第一绝缘保护层，并将导通部分暴露出来；(2)对MOSFET晶圆的划片槽区域进行预切割具有深度的沟槽；(3)在导通部分上制作导电线路层，并将导电线路层引到沟槽的侧壁；(4)在第一绝缘保护层表面制作一层第二绝缘保护层，并将带有导电线路层的部分暴露出来；(5)在暴露出来的导电线路层上制作用于导电的凸点；(6)将MOSFET晶圆贴在磨片膜上进行减薄，直至预定厚度；(7)在MOSFET晶圆的背面制作背面导电层；(8)将MOSFET晶圆与磨片膜进行分离，并完成单颗芯片的分割。所述步骤(I)中通过曝光显影、激光刻蚀或者湿法腐蚀方式将导通部分暴露出来。所述步骤⑵中沟槽的深度为15-500 μ m。所述步骤(3)中采用溅射腐蚀、化学沉积、印刷或者喷涂的方式制作导电线路层。所述步骤(4)中通过曝光显影、激光刻蚀或者湿法腐蚀方式将带有导电线路层的部分暴露出来。所述步骤(7)中通过印刷、喷射、旋涂或化学沉积的方式制作背面导电层。有益效果由于采用了上述的技术方案，本专利技术与现有技术相比，具有以下的优点和积极效果:本专利技术的封装结构工艺简单，可进行晶圆级加工，效率高，周期短，封装的整体厚度可以降低到很薄，封装的体积比较小，具有非常低的漏源接通电阻优异电性能和很好的散热性會K。【附图说明】图1是本专利技术封装结构的示意图；图2-图9是本专利技术中封装方法的过程示意图。【具体实施方式】下面结合具体实施例，进一步阐述本专利技术。应理解，这些实施例仅用于说明本专利技术而不用于限制本专利技术的范围。此外应理解，在阅读了本专利技术讲授的内容之后，本领域技术人员可以对本专利技术作各种改动或修改，这些等价形式同样落于本申请所附权利要求书所限定的范围。本专利技术的实施方式涉及一种超薄的MOSFET封装结构，如图1所示，包括MOSFET晶圆100，所述MOSFET晶圆100的电极面上设有导通部分101，所述MOSFET晶圆100的侧壁呈沟槽结构300 ;所述导通部分101和沟槽结构300的侧面铺有导电线路层400 ;所述MOSFET晶圆100的电极面上除导通部分外铺有绝缘保护层200和500 ;所述导通部分101的导电线路层400上设有凸点600 ;所述MOSFET晶圆100的背面铺设有背面导电层800。其中，所述沟槽结构的深度为15-500 μπι。所述凸点为单一结构或多层结构。所述凸点采用金属制成或金属合金制成。本专利技术可以采用如下封装方法得到，包括以下步骤:(I)提供一 MOSFET 晶圆 100，见图 2 ;(2)在MOSFET晶圆100的电极面制作一层第一绝缘保护层200，并将导通部分101暴露出来，见图3 ;其中，可通过曝光显影、激光刻蚀或者湿法腐蚀方式将导通部分101暴露出来。(3)对MOSFET晶圆100的划片槽区域进行预切割具有深度的沟槽300，见图4，该沟槽的深度为15-500 μπι。(4)在导通部分101上制作导电线路层400，并将导电线路层400引到沟槽300的侧壁，见图5，其中，采用溅射腐蚀、化学沉积、印刷或者喷涂的方式制作导电线路层。(5)在第一绝缘保护层200表面制作一层第二绝缘保护层500，并将带有导电线路层400的部分暴露出来，见图6，其中，通过曝光显影、激光刻蚀或者湿法腐蚀方式将带有导电线路层的部分暴露出来。(6)在暴露出来的导电线路400上制作用于导电的凸点600，见图7，其中，凸点包括单一结构或者多层结构，成分包括单一金属或者金属合金。(7)将MOSFET晶圆100贴在磨片膜700上进行减薄，直至预定厚度，见图8。(8)在MOSFET晶圆100的背面制作背面导电层800，见图9，其中，可通过印刷、喷射、旋涂或化学沉积的方式制作背面导电层。(9)将MOSFET晶圆100与磨片膜700进行分离，并完成单颗芯片的分割，形成如图1所示的结构。【主权项】1.一种超薄的MOSFET封装结构，包括MOSFET晶圆，其特征在于，所述MOSFET晶圆的电极面上设有导通部分，所述MOSFET晶圆的侧壁呈沟槽结构；所述导通部分和沟槽结构的侧面铺有导电线本文档来自技高网...

【技术保护点】
一种超薄的MOSFET封装结构，包括MOSFET晶圆，其特征在于，所述MOSFET晶圆的电极面上设有导通部分，所述MOSFET晶圆的侧壁呈沟槽结构；所述导通部分和沟槽结构的侧面铺有导电线路层；所述MOSFET晶圆的电极面上除导通部分外铺有绝缘保护层；所述导通部分的导电线路层上设有凸点；所述MOSFET晶圆的背面铺设有背面导电层。

【技术特征摘要】

【专利技术属性】
技术研发人员：曹凯，谢皆雷，吴超，罗立辉，
申请(专利权)人：宁波芯健半导体有限公司，
类型：发明
国别省市：浙江;33