半导体装置的制造方法及半导体装置制造方法及图纸

本发明专利技术为抑制毛边的产生的半导体装置的制造方法及半导体装置。实施方式的半导体装置的制造方法中，以半导体芯片位于配线基板的第一面侧的方式，在配线基板的第一面上搭载积层体，且形成将积层体密封的密封树脂层，所述积层体包括金属板及积层于金属板的一部分之上的半导体芯片，通過以围绕著积层体的方式形成第一切口並以围绕著积层体的方式形成第二切口，而对应积层体将配线基板分离，第一切口是使用第一切割刀片将金属板及配线基板中的一个切断并到达密封树脂层，第二切口是使用第二切割刀片将金属板及配线基板中的另一个切断并到达第一切口。

【技术实现步骤摘要】
关连申请本申请享有以日本专利申请2014-52715号(申请日：2014年3月14日)为基础申请的优先权。本申请通过参照该基础申请而包含基础申请的全部内容。
本专利技术的实施方式涉及一种半导体装置的制造方法及半导体装置。
技术介绍
近年来，伴随通信技术或信息处理技术的发展，半导体装置的小型化及高速化的要求增高。为了应对此要求，半导体装置中，推进如下半导体封装的开发，该半导体封装的目的在于利用使多个半导体芯片积层的3维安装，而缩短零件间的配线的长度从而对应于动作频率的增大，并提高安装面积效率。例如，在NAND(与非)型快闪存储器等半导体装置中，从小型化及高速化的观点来说，提出有一种在同一配线基板积层存储器控制器与存储器芯片的3维安装构造。作为3维安装构造，例如正研究TSV(Through Silicon Via，硅穿孔)方式的积层构造。TSV方式的积层构造的半导体装置的制造中，是于金属板上积层多个半导体芯片，使用贯通半导体芯片的贯通电极进行半导体芯片间的电连接，由此形成积层体。然后，本文档来自技高网...

【技术保护点】
一种半导体装置的制造方法，其特征在于：以半导体芯片位于配线基板的第一面侧的方式，在所述配线基板的所述第一面上搭载积层体，所述积层体包括金属板及积层于所述金属板的一部分之上的半导体芯片；在所述配线基板的所述第一面上形成将所述积层体密封的密封树脂层；通過以围绕著所述积层体的方式形成第一切口並以围绕著所述积层体的方式形成第二切口，而对应所述积层体将所述配线基板分离，所述第一切口是使用第一切割刀片将所述金属板及所述配线基板中的一个切断并到达所述密封树脂层，所述第二切口是使用第二切割刀片将所述金属板及所述配线基板中的另一个切断并到达所述第一切口。

【技术特征摘要】
2014.03.14 JP 2014-0527151.一种半导体装置的制造方法，其特征在于：以半导体芯片位于配线基板的第一面侧
的方式，在所述配线基板的所述第一面上搭载积层体，所述积层体包括金属板及积
层于所述金属板的一部分之上的半导体芯片；
在所述配线基板的所述第一面上形成将所述积层体密封的密封树脂层；
通過以围绕著所述积层体的方式形成第一切口並以围绕著所述积层体的方式
形成第二切口，而对应所述积层体将所述配线基板分离，所述第一切口是使用第一
切割刀片将所述金属板及所述配线基板中的一个切断并到达所述密封树脂层，所述
第二切口是使用第二切割刀片将所述金属板及所述配线基板中的另一个切断并到
达所述第一切口。
2.根据权利要求1所述的半导体装置的制造方法，其特征在于：
至少在形成所述第二切口前，在所述配线基板的与所述第一面对向的第二面上
形成外部连接端子。
3.根据权利要求1或2所述的半导体装置的制造方法，其特征在于：
所述第一切割刀片及所述第二切割刀片的一侧具有第一厚度；
所述第一切割刀片及...

【专利技术属性】
技术研发人员：川户雅敏，
申请(专利权)人：株式会社东芝，
类型：发明
国别省市：日本;JP