存储器及其形成方法技术

一种存储器及其形成方法，其中，存储器包括：位于衬底表面的若干平行排列的存储栅结构，相邻存储栅结构之间具有交错排布的漏区沟槽和源区沟槽，源区沟槽底部的衬底内具有若干源区，漏区沟槽底部的衬底内具有若干漏区，源区表面具有第一硅化物层，漏区表面具有第二硅化物层；位于源区沟槽底部和靠近底部的部分侧壁表面的金属层；位于衬底和存储栅结构表面形成填充满源区沟槽和漏区沟槽的介质层；位于介质层内的第一导电结构和若干第二导电结构，若干第二导电结构分别位于若干第二硅化物层表面，第一导电结构位于源区沟槽内的金属层表面，且位于相邻的第一导电结构和第二导电结构之间具有预设距离。所述存储器的性能改善，稳定性和可靠性提高。

【技术实现步骤摘要】

本专利技术涉及半导体制造
，尤其涉及一种。
技术介绍
在目前的半导体产业中，集成电路产品主要可分为三大类型:模拟电路、数字电路和数/模混合电路，其中存储器件是数字电路中的一个重要类型。近年来，在存储器件中，闪存(flash memory)的发展尤为迅速。闪存的主要特点是在不加电的情况下能长期保持存储的信息，因此被广泛应用于各种急需要存储的数据不会因电源中断而消失，有需要重复读写数据的存储器。而且，闪存具有集成度高、存取速度快、易于擦除和重写等优点，因而在微机电系统、自动化控制等多项领域得到了广泛的应用。因此，如何提升闪存的性能、并降低成本成为一个重要课题。或非门(NOR)电擦除隧穿氧化层(ETOX，Erase Through Oxide)闪存存储器是一种具有优异性能的闪存存储器，具体包括:位于衬底表面的栅极结构、以及分别位于所述栅极结构两侧的源区和漏区；其中，所述栅极结构包括:位于衬底表面的隧穿氧化层、位于隧穿氧化层表面的浮栅层、位于浮栅层表面的绝缘层、以及位于绝缘层表面的控制栅层。随着高密度闪存技术的发展，各类随身电子设备的性能得到了提升，例如以闪存作为数码相机、笔记本电脑或平板电脑等电子设备中的存储器件。因此，降低闪存单元的尺寸，并以此降低闪存存储器的成本是技术发展的方向之一。对于所述或非门电擦除隧穿氧化层闪存存储器来说，能够采用自对准电接触(Self-Align Contact)工艺制作源区和漏区表面的导电结构，以此能够满足制作更小尺寸的闪存存储器的需求。然而，即使采用自对准电接触工艺制作源区或漏区表面的导电结构，所形成的闪存存储器的依旧性能不良、稳定性和可靠性较差。
技术实现思路
本专利技术解决的问题是提供一种，所形成的存储器性能改善，可靠性和稳定型提高。为解决上述问题，本专利技术提供一种存储器的形成方法，包括:提供衬底，所述衬底表面具有若干平行排列的存储栅结构，相邻存储栅结构之间具有沟槽，所述沟槽包括至少一个源区沟槽和至少一个漏区沟槽，所述源区沟槽和漏区沟槽交错排布，所述源区沟槽底部的衬底内具有若干源区，相邻源区之间具有隔离结构，所述漏区沟槽底部的衬底内具有若干漏区，相邻漏区之间具有隔离结构，且相邻源区沟槽和漏区沟槽内的源区和漏区位置一一对应；在衬底和存储栅结构表面形成金属膜；采用退火工艺使金属膜内的金属原子向衬底内扩散，在源区表面形成第一硅化物层，在漏区表面形成第二硅化物层；在所述退火工艺之后，去除存储栅结构顶部表面、漏区沟槽侧壁和底部表面、以及位于源区沟槽侧壁表面且靠近源区沟槽顶部的部分金属膜，在源区沟槽底部和靠近底部的部分侧壁表面形成金属层，所述金属层与源区沟槽底部的若干第一硅化物层相接触;在去除部分金属膜之后，在衬底和存储栅结构表面形成填充满源区沟槽和漏区沟槽的介质层；在所述介质层内形成第一导电结构和若干第二导电结构，若干第二导电结构分别位于若干第二娃化物层表面，所述第一导电结构位于源区沟槽内的金属层表面，且位于相邻漏区沟槽和源区沟槽内的第一导电结构和第二导电结构之间具有预设距离。可选的，所述去除部分金属膜的工艺包括:在金属膜表面形成第二掩膜层，所述第二掩膜层暴露出存储栅结构顶部表面、漏区沟槽侧壁和底部表面、以及位于源区沟槽侧壁表面且靠近源区沟槽顶部的部分金属膜；在退火工艺之后，以所述第二掩膜层为掩膜，刻蚀所述金属膜，直至暴露出衬底和存储栅结构表面，形成所述金属层；在形成金属层之后，去除第二掩膜层。可选的，所述第二掩膜层在退火工艺之前或之后形成。可选的，所述第二掩膜层的形成工艺包括:在金属膜表面形成第二掩膜材料膜；在所述第二掩膜材料膜表面形成底层抗反射层；回刻蚀所述底层抗反射层，使所述底层抗反射层的顶部表面低于存储栅结构的顶部表面；在回刻蚀工艺之后，以所述底层抗反射层为掩膜，刻蚀所述第二掩膜材料膜，直至暴露出金属膜表面为止；在刻蚀所述第二掩膜材料膜之后，去除底层抗反射层以及漏区沟槽内的第二掩膜材料膜，在源区沟槽内形成第二掩膜层。可选的，所述第二掩膜层的形成工艺包括:在金属膜表面形成第二掩膜材料膜；采用光刻工艺在源区沟槽内形成底层抗反射层；回刻蚀所述底层抗反射层，使所述底层抗反射层的顶部表面低于存储栅结构的顶部表面；在回刻蚀工艺之后，以所述底层抗反射层为掩膜，刻蚀所述第二掩膜材料膜，直至暴露出金属膜表面为止，形成第二掩膜层；在形成第二掩膜层之后，去除底部抗反射层。可选的，所述第二掩膜材料膜的材料为氧化硅，形成工艺为等离子体增强化学气相沉积工艺、正硅酸乙酯化学气相沉积工艺、高温氧化工艺或低温氧化工艺。可选的，所述去除部分金属膜的工艺包括:在退火工艺之后，在金属膜表面形成底层抗反射膜；采用光刻工艺去除漏区沟槽内的底层抗反射膜，在源区沟槽内形成底层抗反射层；回刻蚀所述底层抗反射层，使所述底层抗反射层的顶部表面低于存储栅结构的顶部表面；以所述底层抗反射层为掩膜，刻蚀所述金属膜直至暴露出衬底和部分存储栅结构表面，形成金属层。可选的，所述存储栅结构包括:位于衬底表面的第一栅介质层、位于第一栅介质层表面的浮栅层、位于浮栅层表面的第二栅介质层、位于第二栅介质层表面的控制栅层、以及位于控制栅层表面的第一掩膜层。可选的，在形成金属层之前，在所述存储栅结构的侧壁表面形成侧墙。可选的，所述第一导电结构和若干第二导电结构之间的预设距离大于100埃,所述第一导电结构和若干第二导电结构的形成工艺为自对准接触工艺，包括:刻蚀部分介质层以形成第一开口和若干第二开口，所述第一开口暴露出源区沟槽内部分金属层和部分存储栅结构的侧壁，若干第二开口分别暴露出若干第二硅化物层和部分存储栅结构的侧壁；在所述第一开口和若干第二开口内填充导电材料，在第一开口内形成第一导电结构，在第二开口内形成第二导电结构。可选的，还包括:在形成介质层之前，在衬底和存储栅结构表面形成停止层，所述介质层形成于所述停止层表面，所述停止层的材料与介质层的材料不同；刻蚀介质层以形成第一开口和第二开口时，暴露出停止层表面；在刻蚀所述介质层直至暴露出停止层后，再去除第一开口和第二开口底部的停止层。可选的，所述侧墙的材料为氧化硅、氮化硅、氮氧化硅中的一种或多种组合，且所述侧墙的材料与介质层的材料不同。可选的，所述浮栅层和控制栅层的材料包括多晶硅；所述第一栅介质层、第二栅介质层和第一掩膜层的材料为氧化硅、氮化硅、氮氧化硅中的一种或多种组合，且第一掩膜层的材料与介质层的材料不同。可选的，所述金属层的材料为镍、钴、钛或氮化钛。相应的，本专利技术还提供一种采用上述任一项方法所形成的存储器，包括:衬底，所述衬底表面具有若干平行排列的存储栅结构，相邻存储栅结构之间具有沟槽，所述沟槽包括至少一个源区沟槽和至少一个漏区沟槽，所述源区沟槽和漏区沟槽交错排布，所述源区沟槽底部的衬底内具有若干源区，相邻源区之间具有隔离结构，所述漏区沟槽底部的衬底内具有若干漏区，相邻漏区之间具有隔离结构，且相邻源区沟槽和漏区沟槽内的源区和漏区位置一一对应，所述源区表面具有第一硅化物层，所述漏区表面具有第二硅化物层；位于源区沟槽底部和靠近底部的部分侧壁表面的金属层；位于衬底和存储栅结构表面形成填充满源区沟槽和漏区沟槽的介质层；位于介质层内的第一导电结构和若干第二导电结构，所述若干第二导电结构分别本文档来自技高网...

【技术保护点】
一种存储器的形成方法，其特征在于，包括：提供衬底，所述衬底表面具有若干平行排列的存储栅结构，相邻存储栅结构之间具有沟槽，所述沟槽包括至少一个源区沟槽和至少一个漏区沟槽，所述源区沟槽和漏区沟槽交错排布，所述源区沟槽底部的衬底内具有若干源区，相邻源区之间具有隔离结构，所述漏区沟槽底部的衬底内具有若干漏区，相邻漏区之间具有隔离结构，且相邻源区沟槽和漏区沟槽内的源区和漏区位置一一对应；在衬底和存储栅结构表面形成金属膜；采用退火工艺使金属膜内的金属原子向衬底内扩散，在源区表面形成第一硅化物层，在漏区表面形成第二硅化物层；在所述退火工艺之后，去除存储栅结构顶部表面、漏区沟槽侧壁和底部表面、以及位于源区沟槽侧壁表面且靠近源区沟槽顶部的部分金属膜，在源区沟槽底部和靠近底部的部分侧壁表面形成金属层，所述金属层与源区沟槽底部的若干第一硅化物层相接触；在去除部分金属膜之后，在衬底和存储栅结构表面形成填充满源区沟槽和漏区沟槽的介质层；在所述介质层内形成第一导电结构和若干第二导电结构，若干第二导电结构分别位于若干第二硅化物层表面，所述第一导电结构位于源区沟槽内的金属层表面，且位于相邻漏区沟槽和源区沟槽内的第一导电结构和第二导电结构之间具有预设距离。...

【技术特征摘要】

【专利技术属性】
技术研发人员：洪中山，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：上海;31