一种半导体器件及其制造方法技术

本发明专利技术提供一种半导体器件及其制造方法，所述方法包括：提供半导体衬底，在半导体衬底的NMOS区和PMOS区上形成伪栅极结构；同时去除位于NMOS区和PMOS区的伪栅极结构以形成沟槽；在所述沟槽内依次形成界面层、高k介电层、覆盖层、第一阻挡层和第一功函数设定金属层；去除位于NMOS区上的第一功函数设定金属层，在NMOS区上形成包括自下而上层叠的第二功函数设定金属层、第二阻挡层和金属栅极材料层的第一层叠结构；在PMOS区上形成包括自下而上层叠的阈值电压调节材料层、所述第二阻挡层和所述金属栅极材料层的第二层叠结构。根据本发明专利技术，通过形成具有不同Al含量的材料层使NMOS具有低Vt、PMOS具有高Vt，同时，可以降低覆盖层的厚度，扩大填充沟槽的工艺窗口。

【技术实现步骤摘要】

本专利技术涉及半导体制造工艺，具体而言涉及一种在后高k介电层/金属栅极工艺中实现对具有不同数值范围的阈值电压(Vt)的调控的方法。
技术介绍
集成电路（IC）尤其是超大规模集成电路中的主要器件是金属氧化物半导体场效应晶体管（MOS），随着半导体集成电路工业技术日益的成熟，超大规模集成电路的迅速发展，具有更高性能和更强功能的集成电路要求更大的元件密度，而且各个部件、元件之间或各个元件自身的尺寸、大小和空间也需要进一步减小。对于采用具有较小数值的技术节点的工艺制造的MOS而言，后高k/金属栅极（high-k and metal gate last）技术已经广泛地应用于MOS器件中，以避免高温处理工艺对高k介电层和金属栅极的损伤。然而，目前的后高k介电层/后金属栅极工艺与前高k介电层/后金属栅极工艺相比，在去除由自下而上层叠的牺牲栅介电层和牺牲栅电极层构成的伪栅极结构后形成的栅沟槽中沉积界面层、高k介电层和覆盖层之后，将使栅极堆叠填充变得不容易实现，尤其对于数值本文档来自技高网...

【技术保护点】
一种半导体器件的制造方法，包括：提供半导体衬底，在所述半导体衬底的NMOS区和PMOS区上形成伪栅极结构；同时去除位于所述NMOS区和所述PMOS区的伪栅极结构以形成沟槽；在所述沟槽内依次形成界面层、高k介电层、覆盖层、第一阻挡层和第一功函数设定金属层；去除位于所述NMOS区上的第一功函数设定金属层，在所述NMOS区上形成包括自下而上层叠的第二功函数设定金属层、第二阻挡层和金属栅极材料层的第一层叠结构；在所述PMOS区上形成包括自下而上层叠的阈值电压调节材料层、所述第二阻挡层和所述金属栅极材料层的第二层叠结构。

【技术特征摘要】
1.一种半导体器件的制造方法，包括：
提供半导体衬底，在所述半导体衬底的NMOS区和PMOS区上
形成伪栅极结构；
同时去除位于所述NMOS区和所述PMOS区的伪栅极结构以形
成沟槽；
在所述沟槽内依次形成界面层、高k介电层、覆盖层、第一阻挡
层和第一功函数设定金属层；
去除位于所述NMOS区上的第一功函数设定金属层，在所述
NMOS区上形成包括自下而上层叠的第二功函数设定金属层、第二阻
挡层和金属栅极材料层的第一层叠结构；
在所述PMOS区上形成包括自下而上层叠的阈值电压调节材料
层、所述第二阻挡层和所述金属栅极材料层的第二层叠结构。
2.根据权利要求1所述的方法，其特征在于，在去除所述伪栅
极结构之前，还包括下述步骤：在所述半导体衬底上形成覆盖所述伪
栅极结构的接触孔蚀刻停止层；在所述接触孔蚀刻停止层上形成层间
介电层；执行化学机械研磨依次研磨所述层间介电层和所述接触孔蚀
刻停止层，直至露出所述伪栅极结构的顶部。
3.根据权利要求1所述的方法，其特征在于，所述伪栅极结构
包括自下而上层叠的牺牲栅极介电层和牺牲栅极材料层。
4.根据权利要求1所述的方法，其特征在于，所述覆盖层的构
成材料为采用TiCl4为源气体制备的TiN，所述第一功函数设定金属
层的构成材料包括适用于所述PMOS的一层或多层金属或金属化合
物，所述第二功函数设定金属层的构成...

【专利技术属性】
技术研发人员：孙浩，居建华，李勇，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：上海;31