具有深孔的LDMOS器件及其制造方法技术

本申请公开了一种具有深孔的LDMOS器件，在硅衬底或外延层中具有漂移区，在漂移区中具有体区；在漂移区中具有填充结构；所有硅材料之上都有栅氧化层，在部分的栅氧化层之上具有多晶硅栅极。所述填充结构为单晶硅材料，呈竖直状，在竖直方向上分为两部分；第一部分的顶部与栅氧化层的底部相接触，第一部分的侧壁被漂移区所包围；第二部分的侧壁和底部均被硅衬底或外延层所包围。所述多晶硅栅极在水平方向上分为两部分；第一部分相隔栅氧化层在部分体区的正上方，第二部分相隔栅氧化层在部分漂移区的正上方；多晶硅栅极的第二部分还相隔栅氧化层在部分或全部的填充结构的正上方。本申请可以提高击穿电压，同时降低导通电阻。

【技术实现步骤摘要】

本申请涉及一种半导体器件，特别是涉及一种LDMOS (横向扩散MOS晶体管)器件。
技术介绍
请参阅图1，这是一种现有LDMOS器件的剖面结构示意图。在P型硅衬底(或外延层)100中具有η型漂移区101和P型体区102，两者的侧面可以相互接触，也可以不接触。在漂移区101中具有侧面相互接触的隔离结构103和η型漏极107。隔离结构103为诸如氧化硅等介质材料，采用局部氧化(LOCOS)或浅槽隔离(STI)工艺制造。在体区102中具有η型源极106和P型体区引出区108，两者的侧面可以相互接触，也可以不接触。除了隔离结构103以外的硅材料(包括硅衬底100、漂移区101、体区102、源极106、漏极107、体区引出区108)之上都有栅氧化层104。在部分的隔离结构103和部分的栅氧化层104之上具有多晶硅栅极105。该多晶硅栅极105在水平方向上可分为三部分，第一部分相隔栅氧化层104在部分体区102的正上方，第二部分相隔栅氧化层104在部分漂移区101的正上方，第三部分相隔隔离结构103在部分漂移区101的正上方。上述LDMOS器件的各部分结构的掺杂类型变为相反，也是可行的。图1所示的LDMOS器件的结构可以变形为图1a所示，区别仅在于η型漂移区101和P型体区102的侧面不接触，中间有P型硅衬底(或外延层)100进行隔离。上述LDMOS器件中，如果η型漂移区101和ρ型体区102的侧面相接触，则两者所形成的PN结在工作时承受源、漏之间的高压。如果η型漂移区101和ρ型体区102的侧面不接触，则两者连同中间的硅衬底(或外延层)100所形成的PIN结构在工作时承受源、漏之间的闻压。请参阅图4和图5，它们分别表示了图1和图1a所示器件结构的电场分布。在图4中，电场呈三角形分布，耗尽区的电场强度最高处位于栅氧化层104和漂移区101交界处。在图5中，电场也呈三角形分布，耗尽区的电场强度最高处位于栅氧化层104、硅衬底(或外延层)100、漂移区101的三者交界处。当交界处电场达到硅材料的雪崩击穿临界电场时，器件开始发生雪崩击穿，此时在整个耗尽区中对电场进行积分就得到器件的击穿电压，在图4和图5上等于是三角形的面积。对LDMOS器件而言，高的击穿电压要求厚的轻掺杂外延层、长的漂移区、低掺杂的漂移区，而低的导通电阻则要求薄的重掺杂外延层、短的漂移区、高掺杂的漂移区。显然，LDMOS器件的低导通电阻和高击穿电压是一对需要平衡的技术指标。为了提高器件耐压，可以选择降低漂移区的掺杂浓度，而这又会对导通电阻带来不利影响。
技术实现思路
本申请所要解决的技术问题是提供一种具有深孔的LDMOS器件，一方面能够取得较高的击穿电压，另一方面能够取得较低的导通电阻，从而提高器件的性能。为解决上述技术问题，本申请具有深孔的LDMOS器件在第一掺杂类型的硅衬底或外延层中具有第二掺杂类型的漂移区，在漂移区中具有第一掺杂类型的体区；在硅衬底或外延层以及漂移区中具有填充结构；所有硅材料之上都有栅氧化层，在部分的栅氧化层之上具有多晶娃棚极；所述填充结构为第一掺杂类型的单晶硅材料，呈竖直状，在竖直方向上分为两部分；第一部分的顶部与栅氧化层的底部相接触，第一部分的侧壁被漂移区所包围；第二部分的侧壁和底部均被硅衬底或外延层所包围；所述多晶硅栅极在水平方向上分为两部分；第一部分相隔栅氧化层在部分体区的正上方，第二部分相隔栅氧化层在部分漂移区的正上方；多晶硅栅极的第二部分还相隔栅氧化层在部分或全部的填充结构的正上方。本申请具有深孔的LDMOS器件的制造方法包括如下步骤:第I步，在第一掺杂类型的硅衬底或外延层中注入第二掺杂类型的杂质，形成漂移区；第2步，采用光刻和刻蚀工艺在漂移区中刻蚀出多个沟槽或孔，这些沟槽或孔的底部穿越漂移区而落在硅衬底或外延层中；第3步，在沟槽或孔中采用选择性外延工艺生长出第一掺杂类型的单晶硅将沟槽填充满，这些沟槽中的单晶硅就是填充结构；第4步，在漂移区中注入第一掺杂类型的杂质，形成体区；第5步，在所有硅材料表面采用热氧化生长工艺生长出栅氧化层；第6步，先在整个硅片淀积一层多晶硅，再采用光刻和刻蚀工艺对该层多晶硅进行刻蚀以形成多晶硅栅极；第7步，采用光刻和离子注入工艺在漂移区和体区中同时注入第二掺杂类型的杂质，分别形成第二掺杂类型的漏极和源极；采用光刻和离子注入工艺在体区中还注入第一掺杂类型的杂质以形成体区引出区。本申请的LDMOS器件在漂移区中引入深沟槽或深孔，在深沟槽或深孔中填充第一掺杂类型的单晶硅，这些单晶硅填充结构深入到第二掺杂类型的漂移区内部，从而在漂移区的内部引入额外电场。所引入的额外的电场会使漂移区充分耗尽，有利于提高LDMOS器件的击穿电压。因此，可以提高漂移区的掺杂浓度，在降低击穿电压的同时提高导通电阻，取得两者的平衡，最终提高了器件性能。【附图说明】图1是一种现有的LDMOS器件的剖面结构示意图；图1a是图1的一种变形；图2是本申请的具有深孔的LDMOS器件的剖面结构示意图；图2a是图2的一种变形；图3a?图3f是本申请的具有深孔的LDMOS器件的制造方法的各步骤剖面示意图；图4是图1所示器件结构的电场分布示意图；图5是图1a所示器件结构的电场分布示意图；图6是图2所示器件结构的电场分布示意图。图中附图标记说明:100为硅衬底或外延层；101为漂移区；102为体区；103为隔离结构；104为栅氧化层；105为栅极；106为源极；107为漏极；108为体区引出区；200为沟槽或孔；201为填充结构。【具体实施方式】请参阅图2，这是本申请的具有深孔的LDMOS器件的剖面结构示意图。在P型硅衬底(或外延层)100中具有η型漂移区101。在漂移区101中具有P型体区102。在硅衬底100和漂移区101中具有填充结构201。填充结构201呈竖直的柱状(如果在孔中)或竖直的墙状(如果在沟槽中)，为P型掺杂的单晶硅材料。填充结构201在竖直方向上可分为两部分，第一部分的顶部与栅氧化层104的底部相接触，第一部分的侧壁被漂移区101所包围，第一部分的底部与第二部分的顶部相连接；第二部分的侧壁和底部均被硅衬底100所包围。在漂移区101中具有η型漏区107。所有的填充结构201都与体区102不接触，也都与漏区107不接触。在体区102中具有η型源区106和ρ型体区引出区108，两者的侧面可以相互接触，也可以不接触。所有硅材料(包括硅衬底100、漂移区101、体区102、源极106、漏极107、体区引出区108、填充结构201)之上都有栅氧化层104。在部分的栅氧化层104之上具有多晶硅栅极105。该多晶硅栅极105在水平方向上可分为两部分，第一部分相隔栅氧化层104在部分体区102的正上方，第二部分相隔栅氧化层104在部分漂移区101的正上方，第一部分和第二部分在水平方向上相连接。多晶硅栅极105的第二部分还相隔栅氧化层104而在部分或全部的填充结构201的正上方。上述LDMOS器件的各部分结构的掺杂类型变为相反，也是可行的。图2所示的LDMOS器当前第1页1 2 本文档来自技高网...

【技术保护点】
一种具有深孔的LDMOS器件，在第一掺杂类型的硅衬底或外延层中具有第二掺杂类型的漂移区，其特征是，在漂移区中具有第一掺杂类型的体区；在硅衬底或外延层以及漂移区中具有填充结构；所有硅材料之上都有栅氧化层，在部分的栅氧化层之上具有多晶硅栅极；所述填充结构为第一掺杂类型的单晶硅材料，呈竖直状，在竖直方向上分为两部分；第一部分的顶部与栅氧化层的底部相接触，第一部分的侧壁被漂移区所包围；第二部分的侧壁和底部均被硅衬底或外延层所包围；所述多晶硅栅极在水平方向上分为两部分；第一部分相隔栅氧化层在部分体区的正上方，第二部分相隔栅氧化层在部分漂移区的正上方；多晶硅栅极的第二部分还相隔栅氧化层在部分或全部的填充结构的正上方。

【技术特征摘要】

【专利技术属性】
技术研发人员：陈瑜，陈华伦，邢超，
申请(专利权)人：上海华虹宏力半导体制造有限公司，
类型：发明
国别省市：上海;31