提供了用于在对非易失性存储器编程期间恢复数据的方法和非易失性存储系统。可以用两个锁存器组的组合来保存原始被存储在一个锁存器组中的编程数据。在对编程数据进行编程期间，这两个锁存器组也可以用于存储验证状态。可以通过对两个锁存器组中的数据进行逻辑操作来恢复原始编程数据。例如，可以将上页数据初始存储在一个锁存器组中。当对上页数据编程时，该锁存器组和另一锁存器组用于存储关于上页数据的验证状态。如果在保存上页数据时编程差错出现，则可以通过对两个锁存器组进行逻辑操作来恢复上页数据。
【技术实现步骤摘要】
【国外来华专利技术】【专利说明】
技术介绍
本公开内容涉及用于非易失性存储器的技术。半导体存储器已变得日益流行于在各种电子设备中使用。例如，在蜂窝电话、数字摄影机、个人数字助理、移动计算设备、非移动计算设备以及其他设备中使用非易失性半导体存储器。电可擦除可编程只读存储器(EEPROM)和快闪存储器位列最流行的非易失性半导体存储器当中。与传统的全功能EEPROM相比，使用快闪存储器(也是一种类型的EEPR0M)，可以在一个步骤中擦除整个存储器阵列的内容或存储器的一部分的内容。可以将存储元件的阵列划分成大量的存储元件的块。传统的EEPROM和快闪存储器两者都利用浮置栅极，该浮置栅极位于半导体基板中的沟道区之上并且与其绝缘。浮置栅极位于源极区与漏极区之间。控制栅极设置在浮置栅极上并且与其绝缘。由此形成的晶体管的阈值电压(Vth)由浮置栅极上所保留的电荷量控制。亦即，在晶体管被接通以允许在它的源极与漏极之间进行传导之前必需施加给控制栅极的最小电压量由浮置栅极上的电荷电平控制。由此，可以通过将参考电压施加给存储元件的控制栅极并且通过感测在存储元件的漏极与源极之间流过的电流的量值对存储元件进行读取。可以通过向存储元件的控制栅极施加适当的编程电压来对存储元件进行编程。典型地，在编程操作期间施加给控制栅极的编程电压Vpgm被施加为量值随时间增加的一系列脉冲。在每个编程脉冲之后测量存储元件中的晶体管的阈值电压(Vth)，以确定存储元件是否被编程。当给定存储元件通过验证时，锁定该存储元件以防止进一步被编程。一些设备具有被包括在同一存储器设备中作为一个或更多个存储器管芯的存储器控制器。在控制器与一个或更多个存储器管芯之间传送命令和数据。对于一些传统技术而言，首先将要被编程到存储器管芯上的存储元件中的数据存入存储器管芯上的数据锁存器。然而，在一些传统技术中，在编程期间数据锁存器中的数据会丢失。作为一个示例，在编程数据原始被存入的锁存器中的一个锁存器中记录针对给定存储元件的验证状态。然而，这意味着原始编程数据在编程处理期间丢失。因此，对于一些传统技术而言，如果编程差错出现，则不能从数据锁存器恢复原始编程数据。一个可能的恢复模式是:在编程正在进行中时控制器保存编程数据。因此，在编程失败之后，控制器可以将数据重新编程到其他存储元件。然而，这种恢复模式占据控制器存储器(如，数据锁存器)。因此，在完成编程之前，控制器不能释放该存储器。用于数据恢复的另一个可能的方法是:控制器首先缓冲存储器管芯上的缓存区中的编程数据。该缓存区可以是用于短期数据存储的存储元件。然而，在每个编程操作之前，将数据编程到缓存区中存在有性能损失。此外，来自缓存存储元件的数据需要被读回，并且在该方法中还需要差错位校正(ECC)。【附图说明】图1A是NAND串的一个实施方式的俯视图。图1B是NAND串的等效电路图。 图2示出了可以包括一个或更多个存储器管芯或芯片的非易失性存储设备。图3是描绘了感测块的一个实施方式的框图。图4描绘了图2的存储器阵列中的NAND快闪存储器单元的块。图5A描绘了八状态存储器设备的阈值电压分布的示例组，其中每个存储元件存储三位数据。图5B示出了 Vt分布可以部分交叠。图6A描绘了根据一个实施方式的四状态存储器设备的阈值电压分布的示例组，其中每个存储元件存储两位数据。图6B和图6C描绘了根据一个实施方式的两遍编程序列。图7A、图7B及图7C描绘了根据一个实施方式的三遍编程序列的一个实施方式。图8A、图8B及图8C描绘了其中在开始其他状态之前对C状态编程的三遍编程序列的一个实施方式。图9A不出了另一两遍编程技术的第一遍的一个实施方式。图9B示出了图9A的两遍编程技术的第二遍的一个实施方式。图9C描绘了在编程操作的一个实施方式期间向所选择的字线施加的一系列编程脉冲和验证脉冲。图10是描述了编程处理的一个实施方式的流程图，该编程处理包括一个或更多个验证步骤。图11是在对非易失性存储器编程时将编程数据保存在锁存器中的处理的一个实施方式的流程图。图12A是在编程和验证非易失性存储器时操作数据锁存器的处理的一个实施方式的流程图。图12B是其中取决于在编程差错出现之前是否完成了对锁存器中的数据的转换来进行恢复的处理的一个实施方式的流程图。图12C是其中恢复取决于在编程差错出现时锁存器是否被用于保存上页的处理的一个实施方式的流程图。图12D是其中恢复取决于上页数据是否被再存储回到DL2锁存器的处理的一个实施方式的流程图。图13A是在编程和验证非易失性存储器时操作数据锁存器的处理的一个实施方式的流程图。图13B示出了在首先对B状态和C状态编程的编程的一个实施方式期间的数据锁存器的使用。图13C示出了在编程的一个实施方式期间在DLl锁存器和DL2锁存器中存储的目标数据。图13D示出了针对目标为各种状态的存储器单元的DLl锁存器、DL2锁存器及DL3锁存器的初始状态的一个实施方式的表格。图13E示出了在BC状态编程期间的锁存器使用的一个实施方式的表格。图13F示出在C状态编程期间的锁存器使用的一个实施方式的表格。图13G示出了在C状态编程结束时的锁存器的状态的一个实施方式的表格。图13H示出了用于保存编程数据的第一转换步骤的一个实施方式。图131示出了用于保存编程数据的第二转换步骤的一个实施方式。图14A是恢复编程数据的处理的一个实施方式的流程图。图14B示出了其中恢复了上页数据的数据恢复处理的一个实施方式。图14C示出了其中恢复了下页数据的数据恢复处理的一个实施方式。图15A示出了针对编程序列的一个实施方式的数据缓存使用。图15B示出了针对在图15A中使用的编程序列的数据状态的一个实施方式。图15C示出了当在QPW不用于C状态的情况下对C状态编程时的锁存器使用的一个实施方式的表格。图16A是在编程和验证非易失性存储器时操作数据锁存器的处理的一个实施方式的流程图。图16B示出了在首先对C状态编程的编程的一个实施方式期间的数据锁存器的使用。图16C示出了在DLl锁存器和DL2锁存器中存储的目标数据。图16D示出了针对图16A的处理的DLl锁存器、DL2锁存器及DL3锁存器的初始状态的一个实施方式的表格。图16E示出了在图16A的处理期间在C状态编程期间的锁存器使用的一个实施方式的表格。图16F不出了在C状态编程结束时的锁存器的状态的一个实施方式的表格。图16G示出在图16A的处理期间设定DL3锁存器的一个实施方式。图16H示出了在编程的AB状态阶段的一个实施方式期间的八种可能状态的表格。图161示出了在编程的B状态阶段的一个实施方式期间的六种可能状态的表格。图17示出了其中恢复了上页数据的数据恢复处理的一个实施方式。图18A是其中在同一遍编程中对A状态、B状态及C状态全部编程的处理的一个实施方式的流程图。图18B是示出了在图18A的处理的一个实施方式期间的锁存器使用的示意图。图18C示出了在DLl锁存器和DL2锁存器中存储的目标数据。图18D示出了针对图18A的处理的一个实施方式、目标为各种状态的存储器单元的DL1、DL2及DL3锁存器的初始状态的表格。图18E示出了在其中存在有九种可能状态的ABC状态编程的一个实施方式期间的锁存器使用的表格。图18F示出了在BC状态编程本文档来自技高网...
【技术保护点】
一种用于操作非易失性存储器的方法，包括：将多个第一位存入对应的多个第一锁存器(1102)；将多个第二位存入对应的多个第二锁存器(1102)；将所述多个第一位和所述多个第二位编程到多个非易失性存储元件中，所述非易失性存储元件中的每个非易失性存储元件要用所述多个第一位中的一个第一位和所述多个第二位中的一个第二位来编程(1106)；在对所述非易失性存储元件编程时，将所述多个第二锁存器和多个第三锁存器用于验证状态(1108)；在将所述多个第二锁存器和所述多个第三锁存器用于验证状态的情况下，将所述多个第二位保存在所述多个第二锁存器与所述多个第三锁存器的组合中(1110)；以及响应于所述编程期间的编程差错来恢复所述多个第二位，所述恢复基于至少所述多个第二锁存器中的数据(1112)。
【技术特征摘要】
【国外来华专利技术】...
【专利技术属性】
技术研发人员：堺学，三轮达，郭天健，
申请(专利权)人：桑迪士克技术有限公司，
类型：发明
国别省市：美国;US
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。