芯片堆叠半导体封装件及其制造方法技术

一种芯片堆叠半导体封装件及其制造方法，所述芯片堆叠半导体封装件包括：第一芯片，具有第一前表面、第一后表面以及位于第一前表面上的第一连接构件，第一后表面与第一前表面背对；第二芯片，具有第二前表面、第二后表面、第二连接构件以及电连接到第二连接构件的第一硅通孔(TSV)，第二后表面与第二前表面背对，第二连接构件位于第二前表面上；第一密封构件，位于第一前表面与第二前表面之间，第一密封构件填充第一连接构件与第二连接构件之间的空间，第一芯片的第一连接构件和第二芯片的第二连接构件相对于彼此对称。

【技术实现步骤摘要】
芯片堆叠半导体封装件及其制造方法本申请要求在2013年10月16日提交到韩国知识产权局的第10-2013-0123599号韩国专利申请的权益，该韩国专利申请的公开通过引用被全部包含于此。
专利技术构思涉及一种半导体封装件和/或一种制造该半导体封装件的方法，例如，涉及一种包括彼此堆叠的多个芯片的芯片堆叠半导体封装件和/或一种制造该芯片堆叠半导体封装件的方法。
技术介绍
半导体产业指以低成本来制造具有紧凑的设计、多功能、高储存容量和高可靠性的半导体装置为目标的公司的集合。可以实现这些目标的一项重要的技术就是半导体封装技术。在半导体封装技术中，提出了将包括彼此堆叠的多个芯片的芯片堆叠半导体封装件作为用来实现这些目标的方法。
技术实现思路
专利技术构思提供一种可以通过堆叠多个芯片而具有紧凑的设计、多功能和高储存容量的芯片堆叠半导体封装件。专利技术构思还提供一种以低成本制造芯片堆叠半导体封装件的方法。根据专利技术构思的示例实施例，提供有一种芯片堆叠半导体封装件，所述芯片堆叠半导体封装件包括：第一芯片，具有第一前表面、第一后表面以及位于第一前表面上的第一连接构件，第一后表面与第一前表面背对；第二芯片，具有第二前表面、第二后表面、第二连接构件以及电连接到第二连接构件的第一硅通孔(TSV)，第二后表面与第二前表面背对，第二连接构件位于第二前表面上；第一密封构件，位于第一前表面与第二前表面之间，第一密封构件填充第一连接构件与第二连接构件之间的空间，第一芯片的第一连接构件和第二芯片的第二连接构件相对于彼此对称。第一密封构件可以位于第一连接构件与第二连接构件之间的连接部分上，第一密封构件还位于第二芯片的侧表面上。芯片堆叠半导体封装件还可包括位于第二芯片的第二后表面上的第三连接构件。第三连接构件将第一芯片和第二芯片连接到主芯片和板基底中的一个。芯片堆叠半导体封装件还可包括电连接到第三连接构件和至少一个第三芯片的第四连接构件。芯片堆叠半导体封装件还可包括位于第三芯片的第三后表面上的第五连接构件。芯片堆叠半导体封装件还可包括填充第三连接构件与第四连接构件之间的空间的第二密封构件。第二密封构件可以位于第三连接构件与第四连接构件之间的连接部分上，第二密封构件可以位于第三芯片的侧表面上。第一芯片的尺寸可以大于或等于第二芯片的尺寸。第一芯片的厚度可以大于或等于第二芯片的厚度。第一芯片的第一后表面和侧表面可以被暴露。第二芯片的侧表面可以被暴露。第一密封构件可以是底部填充件、粘附剂和成型构件中的至少一个。根据专利技术构思的示例实施例，提供一种芯片堆叠半导体封装件，所述芯片堆叠半导体封装件包括：第一芯片，包括具有第一前表面和与第一前表面背对的第一后表面的第一主体层和形成在第一前表面上的第一连接构件；第二芯片，包括具有第二前表面和与第二前表面背对的第二后表面的第二主体层、在第二主体层中的第一硅通孔(TSV)、位于第二前表面上以面对第一前面的第二连接构件以及位于第二芯片的第二后表面上的第三连接构件，第二连接构件电连接到第一TSV，第三连接构件电连接到第一TSV；第一密封构件，位于第一前表面与第二前表面之间，第一密封构件填充第一连接构件与第二连接构件之间的空间。芯片堆叠半导体封装件还包括：至少一个第三芯片，位于第二芯片的第二后表面上，第三芯片包括具有第三前表面和与第三前表面背对的第三后表面的第三主体层、位于第三主体层中的第二TSV以及位于第三前表面上以面对第二后表面并电连接到第三连接构件的第四连接构件；第二密封构件，位于第二后表面与第三前表面之间，第二密封构件填充第三连接构件与第四连接构件之间的空间，第一芯片的第一连接构件与第二芯片的第二连接构件相对于彼此对称。第一TSV和第二TSV分别完全地穿过第二主体层和第三主体层。第一TSV和第二TSV分别部分地穿过第二主体层和第三主体层，多层布线图案通过绝缘层绝缘，并位于第一TSV和第二TSV上，多层布线图案电连接到第一TSV和第二TSV。第五连接构件可以位于第三芯片的第三后表面上。第五连接构件将第一芯片至第三芯片连接到主芯片和板基底中的一个。第一密封构件可以位于第一连接构件与第二连接构件之间的连接部分上，第一密封构件位于第二芯片的侧表面上，第二密封构件位于第三连接构件与第四连接构件之间的连接部分上，第二密封构件位于第三芯片的侧表面上。第一芯片的厚度可以大于或等于第三芯片的厚度。第一芯片的第一后表面和侧表面可以被暴露，第二芯片和第三芯片中的每个的侧表面可以被暴露。根据专利技术构思的另一个示例实施例，提供一种制造芯片堆叠半导体封装件的方法，所述方法包括：制备基体晶圆，基体晶圆包括多个第一芯片，所述多个第一芯片中的每个具有第一前表面、与第一前表面背对的第一后表面以及位于第一前表面上的第一连接构件；制备多个第二芯片，所述多个第二芯片中的每个具有第二前表面、与第二前表面背对的第二后表面、位于第二前表面上的第二连接构件；在所述多个第一芯片上堆叠所述多个第二芯片，使得第二连接构件电连接到第一前表面与第二前表面之间的第一连接构件；通过利用第一密封构件来密封形成在基体晶圆上的所述多个第二芯片；在所述多个第二芯片中的每个中形成电连接到第二连接构件的第一硅通孔(TSV)；将形成在基体晶圆上的所述多个第一芯片和所述多个第二芯片分离，其中，所述多个第一芯片中的每个的第一连接构件和所述多个第二芯片中的每个的第二连接构件相对于彼此以对称的方式布置。在形成第一TSV之后，所述方法还可包括在所述多个第二芯片中的每个的第二后表面上形成连接到第一TSV的第三连接构件。所述方法还可包括将至少一个第三芯片附着到所述多个第二芯片中的每个，其中，所述至少一个第三芯片中的每个具有第三前表面、与第三前表面背对的第三后表面以及位于第三前表面上的第四连接构件，第四连接构件电连接到第二后表面与第三前表面之间的第三连接构件。所述方法还可包括：利用第二密封构件密封所述至少一个第三芯片；形成电连接到第三连接构件的第二TSV，第二TSV位于所述至少一个第三芯片中。将所述多个第一芯片和第二芯片分离的方法包括切割基体晶圆以在所述多个第二芯片中的每个的侧表面上形成第一密封构件。将所述多个第一芯片和第二芯片分离的方法可包括切割晶圆以暴露多个第二芯片中的每一个的侧表面。根据专利技术构思的另一示例实施例，提供一种制造芯片堆叠半导体封装件的方法，所述方法包括：制备基体晶圆，基体晶圆包括多个第一芯片，所述多个第一芯片中的每个具有第一前表面、与第一前表面背对的第一后表面以及位于第一前表面上的第一连接构件；制备多个第二芯片，所述多个第二芯片中的每个具有第二前表面、与第二前表面背对的第二后表面、位于第二前表面上的第二连接构件以及位于所述多个第二芯片的每个中的第一硅通孔(TSV)，第一TSV电连接到第二连接构件；在所述多个第一芯片上堆叠所述多个第二芯片，使得第一连接构件和第二连接构件相对于彼此对称；将第二连接构件电连接到第一前表面与第二前表面之间的第一连接构件；通过利用第一密封构件来密封所述多个第二芯片；在所述多个第二芯片中的每个的第二后表面上形成第三连接构件，第三连接构件连接到第一TSV；将至少一个第三芯片附着到所述多个第二芯片中的每个，所述至少一个第三芯片具有第三前表面、与第三前表面背对的第三后表面、位于本文档来自技高网...

【技术保护点】
一种芯片堆叠半导体封装件，所述芯片堆叠半导体封装件包括：第一芯片，具有第一前表面、第一后表面以及位于第一前表面上的第一连接构件，第一后表面与第一前表面背对；第二芯片，具有第二前表面、第二后表面、第二连接构件和第一硅通孔，第一硅通孔电连接到第二连接构件，第二后表面与第二前表面背对，第二连接构件位于第二前表面上；以及第一密封构件，位于第一前表面与第二前表面之间，第一密封构件填充第一连接构件与第二连接构件之间的空间，第一芯片的第一连接构件和第二芯片的第二连接构件相对于彼此对称。

【技术特征摘要】
2013.10.16 KR 10-2013-01235991.一种芯片堆叠半导体封装件，所述芯片堆叠半导体封装件包括：第一芯片，具有第一前表面、第一后表面以及位于第一前表面上的第一连接构件，第一后表面与第一前表面背对，第一连接构件具有第一输入/输出焊盘组；第二芯片，具有第二前表面、第二后表面、第二连接构件和第一硅通孔，第一硅通孔电连接到第二连接构件，第二后表面与第二前表面背对，第二连接构件位于第二前表面上，第二连接构件具有与第一输入/输出焊盘组对应的第二输入/输出焊盘组；第一密封构件，位于第一前表面与第二前表面之间，第一密封构件填充第一连接构件与第二连接构件之间的空间，第一连接构件的第一输入/输出焊盘组和第二芯片的第二连接构件的第二输入/输出焊盘组是镜面对称的；第三连接构件，位于第二芯片的第二后表面上，第三连接构件不同于第一硅通孔；至少一个第三芯片；以及第四连接构件，电连接到第三连接构件和第三芯片，其中，第二密封构件位于第三连接构件与第四连接构件之间的连接部分上，第二密封构件位于第三芯片的侧表面上。2.如权利要求1所述的芯片堆叠半导体封装件，其中，第一密封构件位于第一连接构件与第二连接构件之间的连接部分上，第一密封构件还位于第二芯片的侧表面上。3.如权利要求1所述的芯片堆叠半导体封装件，其中，第三连接构件将第一芯片、第二芯片和所述至少一个第三芯片连接到主芯片和板基底中的一个。4.如权利要求1所述的芯片堆叠半导体封装件，所述芯片堆叠半导体封装件还包括：第五连接构件，位于第三芯片的第三后表面上。5.如权利要求1所述的芯片堆叠半导体封装件，所述芯片堆叠半导体封装件还包括填充第三连接构件与第四连接构件之间的空间的第二密封构件。6.如权利要求1所述的芯片堆叠半导体封装件，其中，第一芯片的第一后表面和侧表面被暴露，第二芯片的侧表面被暴露。7.一种芯片堆叠半导体封装件，所述芯片堆叠半导体封装件包括第一芯片、第二芯片、第一密封构件、至少一个第三芯片和第二密封构件，其中，第一芯片包括：第一主体层，具有第一前表面和第一后表面，第一后表面与第一前表面背对；以及第一连接构件，位于第一前表面上，第一连接构件具有第一输入/输出焊盘组，第二芯片包括：第二主体层，具有第二前表面和第二后表面，第二后表面与第二前表面背对；第一硅通孔，位于第二主体层中；第二连接构件，位于第二前表面上以面对第一前表面，第二连接构件电连接到第一硅通孔，第二连接构件具有与第一输入/输出焊盘组对应的第二输入/输出焊盘组；以及第三连接构件，位于第二芯片的第二后表面上，第三连接构件电连接到第一硅通孔，第一密封构件位于第一前表面与第二前表面之间，第一密封构件填充第一连接构件与第二连接构件之间的空间，第一连接构件的第一输入/输出焊盘组和第二芯片的第二连接构件的第二输入/输出焊盘组是镜面对称的，至少一个第三芯片位于第二芯片的第二后表面上，所述至少一个第三芯片包括：第三主体层，具有第三前表面和第三后表面，第三后表面与第三前表面背对；第二硅通孔，位于第三主体层中；第四连接构件，位于第三前表面上以面...

【专利技术属性】
技术研发人员：姜芸炳，赵泰济，鲁炳爀，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：韩国;KR