用于集成电路的状态保持电源门控单元制造技术

本公开涉及用于集成电路的状态保持电源门控单元。一种状态记忆门控电源(SRPG)单元，包括耦接至电源门控电路的保持电路。所述保持电路存储低功率时段开始之前的所述电源门控电路的状态信息。耦接至所述电源门控电路以及电源开关的第一端的门控电源在非低功率时段提供门控电源电压至所述电源门控电路。耦接至所述保持电路以及所述电源开关的第二端的局部电源在所述非低功率时段期间耦接至所述门控电源，并且非门控电源在所述非低功率时段期间通过隔离元件耦接至所述局部电源以隔离所述非门控电源和所述局部电源，并且在所述低功率时段期间耦接所述非门控电源至所述局部电源。

【技术实现步骤摘要】
用于集成电路的状态保持电源门控单元
[0001 ] 本专利技术涉及数字集成电路，并且，尤其是涉及一种用于集成电路的状态保持电源门控单元。
技术介绍
已经开发了电源门控电路，作为一种降低集成电路功耗的技术。在集成电路的一个或多个部分或者模块不需要运行时的时段期间，可以关闭到这些模块的电力供给，从而降低由于在这些模块中的泄漏而导致的功率损耗。当模块需要运行时，执行通电(poweron)过程，从而恢复到该模块的电力供给并恢复运行。集成电路的一些功能将需要在整个低功率时段(当电力供给关闭时)保持状态数据。状态保持电源门控(SRPG)已被提出作为一种在低功率时段期间保存状态数据的方法。为了使用这种技术，提供保持电路来在到电源门控电路的电源被门控关断时，存储该电源门控电路的状态信息。当恢复到所述电源门控电路的电力供给时，集成电路可以快速恢复到其被掉电之前的状态，并继续在该状态下运行。 为了在低功率时段期间在保持电路中存储状态信息，保持电路设置有非门控电源。保持电路典型地被设计为具有非常低的功率消耗，并因此可以通过必须与用于该部分集成电路的正常门控电源一起提供的弱电力格网供应。额外的电力格网可以使放置和路由困难，并且单元设置太远还可能引起时序问题。具有更容易放置、路由以及适于集成电路设计的SRPG单元将是有利的。 专利技术概述 根据本公开的一个实施例，提供了一种集成电路，包括:电源门控电路(202)，在低功率时段期间关闭；保持电路(204)，在非低功率时段的至少一部分耦接至所述电源门控电路(202)，其中所述保持电路(204)在所述低功率时段期间存储状态信息，所述状态信息反映所述低功率时段开始之前所述电源门控电路(202)的状态；门控电源(206)，耦接至所述电源门控电路(202)和电源开关(210)的第一端，以在非低功率时段期间提供门控电源电压至所述电源门控电路(202);局部电源(214)，耦接至所述保持电路(204)和所述电源开关(210)的第二端，其中在所述非低功率时段期间，所述局部电源(214)通过所述开关(210)耦接至所述门控电源(206);以及非门控电源(208)，通过隔离元件(212)耦接至所述局部电源(214);其中所述隔离元件(212)在所述非低功率时段期间将所述非门控电源(208)与所述局部电源(214)隔离，并且在所述低功率时段期间将所述非门控电源(208)与所述局部电源(214)耦接。 根据本公开的一个实施例，提供了一种从低功率时段恢复的方法，所述方法包括:在所述低功率时段之前的非低功率时段期间，提供门控电源电压(206)至电源门控电路(202)以及至开关(210)的第一端；提供局部电源电压(214)至与所述电源门控电路耦接的保持电路(204)，所述局部电源电压(214)与所述开关(210)的第二端耦接，其中所述开关(210)在所述非低功率时段期间闭合并且在所述低功率时段期间打开，并且所述局部电源电压(214)在所述低功率时段期间通过隔离元件(212)耦接至非门控电源(208);在所述低功率时段期间，在所述保持电路(204)处存储反映所述低功率时段开始之前所述电源门控电路(202)的状态的状态信息；以及通过闭合所述开关(210)，并提供所述门控电源电压至所述电源门控电路(202)，从所述低功率时段恢复；其中从所述低功率时段恢复进一步包括，在所述隔离元件(212)处将所述非门控电源(208)与所述局部电源(214)隔离。 根据本公开的一个实施例，提供了一种集成电路，包括:第一电力格网(102),率禹接至在低功率时段关闭的门控电源(206);电源门控电路(202)，在非低功率时段的至少一部分期间耦接至所述第一电力格网；保持电路(204)，在所述非低功率时段的至少一部分期间耦接至所述电源门控电路，其中所述保持电路在所述低功率时段期间存储在所述低功率时段开始之前所述电源门控电路的状态的状态信息；第二电力格网(304)，耦接至在所述低功率时段期间不关闭的非门控电源(208);以及局部电源轨(214)，通过电源开关(210)耦接至所述第一电力格网并通过隔离元件(212)耦接至所述第二电力格网；其中所述局部电源轨耦接至所述保持电路，并且在所述非低功率时段期间提供所述门控电源电压至所述保持电路，并在所述低功率时段期间提供所述非门控电源至所述保持电路；其中所述隔离元件在所述非低功率时段期间将所述非门控电源与所述局部电源轨隔离。 【附图说明】 将参考附图仅以示例的方式描述本专利技术的更多细节、方面和实施例。在附图中，同样的附图标记用于指示同样或功能相似的组件。附图中的组件是出于简单和清楚而示出的，并不必然按比例绘制。 图1是包括传统的状态保持电源门控(SRPG)单元的一部分集成电路的布局的俯视图； 图2是根据本专利技术一个实施例的SRPG单元的示意框图； 图3是包括图2的SRPG单元的集成电路的部分布局的俯视图； 图4是根据本专利技术一个实施例的SRPG单元的示意性电路图； 图5是根据本专利技术一个实施例的另一个SRPG单元的示意性电路图； 图6是根据本专利技术一个实施例的隔离单元的示意性电路图；以及 图7示出了图2的SRPG单元在进入和退出低功率状态时的电压电平的图。 【具体实施方式】 所示出的本专利技术的实施例大部分可以采用本领域中公知的电子元件和电路实现。因此，为了不使本专利技术的教导模糊或偏离，将以不超出被认为对于理解和评价本专利技术的基本概念所必需的程度对细节进行说明。 图1示出了包括传统的状态保持电源门控(SRPG)单元100和多个另外的逻辑单元106的一部分集成电路的布局。门控VDD102提供主电源，而非门控VDDC104在部分SRPG单元100运行时提供辅助电源至这些电路，但在低功率时段期间被门控关闭。在低功率时段期间，仅通过非门控VDDC104提供电力至SRPG单元100。 分立的非门控VDDC104格网的存在由于在设计中占据了显著的硅的面积，以及需要包含VDDC去耦(decap)单元108以在与所述非门控VDDC104相关联的集成电路的操作期间去耦高频开关噪声或IR降，而影响了集成电路的设计。因此，这样的配置需要显著的额外的硅区域，导致设计中低的硅利用率。 另外，硅区域越大，需要越长的信号线以在单元之间路由信号，这可以引入由于信号噪声增加而带来的困难以及信号传播中的时序问题。 根据本专利技术的一些实施例，可以消除非门控VDDC电力格网而不影响包括SRPG单元的集成电路的功能或性能。 现在参考图2，示出了根据本专利技术一个实施例的SRPG单元200的示意框图。SRPG单元200包括与保持电路204耦接的电源门控电路202，以允许状态数据在低功率时段期间存储在保持电路204中。门控电源(VDD) 206耦接至电源门控电路202以及开关210。保持电路204耦接至局部电源(VDDC_loc)214。局部电源214耦接至开关210，从而使得在单元200的正常操作时段期间，开关210被开关控制信号220控制以将局部电源214电耦接至门控电源VDD206，以及在低功率时段期间，打开开关210以隔离局部电源(VDDC_loc) 214和门控电源VDD206。局部电源本文档来自技高网...

【技术保护点】
一种集成电路，包括：电源门控电路(202)，在低功率时段期间关闭；保持电路(204)，在非低功率时段的至少一部分耦接至所述电源门控电路(202)，其中所述保持电路(204)在所述低功率时段期间存储状态信息，所述状态信息反映所述低功率时段开始之前所述电源门控电路(202)的状态；门控电源(206)，耦接至所述电源门控电路(202)和电源开关(210)的第一端，以在非低功率时段期间提供门控电源电压至所述电源门控电路(202)；局部电源(214)，耦接至所述保持电路(204)和所述电源开关(210)的第二端，其中在所述非低功率时段期间，所述局部电源(214)通过所述开关(210)耦接至所述门控电源(206)；以及非门控电源(208)，通过隔离元件(212)耦接至所述局部电源(214)；其中所述隔离元件(212)在所述非低功率时段期间将所述非门控电源(208)与所述局部电源(214)隔离，并且在所述低功率时段期间将所述非门控电源(208)与所述局部电源(214)耦接。

【技术特征摘要】
1.一种集成电路，包括: 电源门控电路(202)，在低功率时段期间关闭； 保持电路(204)，在非低功率时段的至少一部分耦接至所述电源门控电路(202)，其中所述保持电路(204)在所述低功率时段期间存储状态信息，所述状态信息反映所述低功率时段开始之前所述电源门控电路(202)的状态； 门控电源(206)，耦接至所述电源门控电路(202)和电源开关(210)的第一端，以在非低功率时段期间提供门控电源电压至所述电源门控电路(202)； 局部电源(214)，耦接至所述保持电路(204)和所述电源开关(210)的第二端，其中在所述非低功率时段期间，所述局部电源(214)通过所述开关(210)耦接至所述门控电源(206);以及 非门控电源(208)，通过隔离元件(212)耦接至所述局部电源(214)； 其中所述隔离元件(212)在所述非低功率时段期间将所述非门控电源(208)与所述局部电源(214)隔离，并且在所述低功率时段期间将所述非门控电源(208)与所述局部电源(214)耦接。2.如权利要求1所述的集成电路，其中所述隔离元件(212)包括下列之一:二极管，和源极端耦接至所述非门控电源(408)并且漏极端和栅极端耦接至所述局部电源(414)的PMOS晶体管。3.如权利要求1所述的集成电路，其中所述隔离元件(212)被配置用于降低所述保持电路(204)在所述低功率时段期间的泄漏电流，并隔离噪声信号，以避免其从所述非门控电源(208)与所述保持电路(204)耦合。4.如权利要求1所述的集成电路，其中所述非门控电源(208)包括耦接在所述非门控电源网(304)和所述隔离元件(212)之间的信号线(310)。5.如权利要求4所述的集成电路，其中所述信号线(310)将所述隔离元件(212)电耦接至所述非门控电源网(304)。6.如权利要求4所述的集成电路，其中所述信号线(310)被配置来限制与所述非门控电源(208)相关联的杂散电容。7.如权利要求1所述的集成电路，其中所述保持电路(204)进一步包括一个或多个晶体管(416)，其被配置来降低所述低功率时段期间的泄漏电流。8.—种从低功率时段恢复的方法，所述方法包括: 在所述低功率时段之前的非低功率时段期间，提供门控电源电压(206)至电源门控电路(202)以及至开关(210)的第一端； 提供局部电源电压(214)至与所述电源门控电路耦接的保持电路(204)，所述局部电源电压(214)与所述开关(210)的第二端耦接，其中所述开关(210)在所述非低功率时段期间闭合并且在所述低功率时段期间打开，并且所述局部电源电压(214)在所述低功率时段期间通过隔离元件(212)耦接至非门控电源(208)； 在所述低功率时段期间，在所述保持电路(204)处存储反映所述低功率时段开始之前所述电源门控电路(202)的状态的状态信息；以及 通过闭合所述开关(210)，并提供所述门控电源电压至所述电源门控电路(202)，从所述低功率时段恢复； 其中从所述低功率时段恢复进一步包括，在所述隔离元件(212)处将所述非门控电源(208)与所述局部电源(214)隔离。9.如权利要求8所述的方法，进一步包括， 在所述非低功率时段期间将信号(220)断言，以指示:所述电源门控电路(202)和所述保持电路(204)已进入功能操作模式。10.如权利要求8所述的方法，其中...

【专利技术属性】
技术研发人员：程志宏，陈志军，杜华斌，王沛东，章沙雁，
申请(专利权)人：飞思卡尔半导体公司，
类型：发明
国别省市：美国;US