可程式元件及其制造方法技术

本发明专利技术公开一种可程式元件及其制造方法。一种可程式元件包括：一基板，其具有一源极区域、一漏极区域、和邻近源极区域与漏极区域的一扩散区域；一通道连接源极区域与漏极区域；一浮置栅极，以一导电材料形成并位于基板上与通道对应；和一沟槽形成于基板的扩散区域处。其中，浮置栅极延伸至沟槽，导电材料覆盖沟槽的一侧壁。

【技术实现步骤摘要】

本专利技术涉及一种可程式元件及其制造方法，且特别是涉及具改善的耦合率的一种可程式元件及其制造方法。
技术介绍
对半导体业界来说，持续缩小半导体结构的尺寸之外，改善集成电路的速率、效能、密度及降低成本等，都是重要的发展目标。在半导体科技的发展中，多次可程式(Multiple Times Programmable，MTP)记忆体已应用在许多方面并具有应用上的优点。相关业者无不希望至少在维持现有元件尺寸、或是可更佳地缩小尺寸的情况下，能提升MTP元件的编程速度和抹除速度，追求更优异的元件电子特性。
技术实现思路
本专利技术的目的在于提供一种可程式元件及其制造方法，通过在扩散区域中形成沟槽，并于沟槽的侧壁沉积浮置栅极的导电材料，以使浮置栅极和扩散区域之间的耦合面积(coupling area)增加，因而增进其耦合率(coupling ratio)。使元件的电子特性可大幅改善。根据实施例，提出一种可程式元件，包括：一基板，其具有一源极区域、一漏极区域、和邻近源极区域与漏极区域的一扩散区域；一通道连接源极区域与漏极区域；一浮置栅极，以一导电材料形成并位于基板上与通道对应；和一沟槽形成于基板的扩散区域处。其中，浮置栅极延伸至沟槽，导电材料覆盖沟槽的一侧壁。根据实施例，提出一种可程式元件的制造方法，包括：提供一基板，基板具有一源极区域、一漏极区域、和邻近源极区域与漏极区域的一扩散区域，其中一通道连接源极区域与漏极区域；形成一沟槽于基板的扩散区域处；和以一导电材料形成一浮置栅极于基板上，浮置栅极延伸至沟槽使导电材料覆盖沟槽的一侧壁。为了对本专利技术的上述及其他方面有更佳的了解，下文特举实施例，并配合所附附图，作详细说明如下：附图说明图1为本专利技术一实施例的一可程式元件一部分的侧视图；图2为本专利技术一实施例的一可程式元件一部分的上视图；图3是绘示应用本专利技术实施例的一种布局设计，其中相邻的结构/单元沿着布局的列方向(row direction)上下相反地设置；图4是绘示应用本专利技术实施例的另一种布局设计，其中上下相邻的结构/单元在布局的行方向(column direction)上共享一沟槽；图5为本专利技术一实施例的一可程式元件制造方法的流程图；图6为本专利技术另一实施例的另一可程式元件制造方法的流程图；图7A为模拟实验1中不具沟槽的一传统多次可程式存储单元的上视图；图7B为模拟实验1中如实施例所述的具有沟槽的一多次可程式存储单元的上视图；图8A为模拟实验2中不具沟槽的一传统多次可程式存储单元的上视图；图8B为模拟实验2中如实施例所述的具有沟槽的一多次可程式存储单元的上视图。符号说明10：基板11：通道12：浅沟槽隔离12a：第一沟槽13、23：沟槽13a、23a：沟槽的一开口边缘16、26：浮置栅极17、27：轻掺杂漏极注入区域18、28：扩散区域19：掺杂区域3-1、4-1：第一结构/单元3-2、4-2：第二结构/单元S、S1、S2：源极区域D、D1、D2：漏极区域501、503、507、601、603、604、605、607：步骤具体实施方式本专利技术提出一可程式元件及其制造方法。根据实施例，多个沟槽(trenches)分别形成于可程式元件的扩散区域处且自基板向下延伸，且该些沟槽内沉积有导电材料。因此，可程式元件的浮置栅极和扩散区域之间的耦合面积(coupling area)可因而增加,而改善元件的耦合率(coupling ratio)。据此，以实施例制造方法所制得的可程式元件，其编程速度和抹除速度皆可大幅提升，进而增进元件的电子特性。本专利技术可应用在一多次可程式(multiple time programming，MTP)存储单元，在其扩散区域中形成沟槽(trenches)。实施例的制造方法可以依实际应用的程序做修饰和变化，而有些许不同。例如，可于浅沟槽隔离(silicon trench isolation,STI)制作工艺中进行沟槽的图案化时，同时形成实施例的沟槽。另外，一实施例的沟槽可以在浅沟槽隔离制作工艺之后形成。再者，本专利技术的实施例可应用至不同的布局设计。以下实施例参照所附附图叙述本专利技术的相关结构与制作工艺，然而本专利技术并不仅限于此。实施例中相同或类似的标号用以标示相同或类似的部分。需注意的是，本专利技术并非显示出所有可能的实施例。可在不脱离本专利技术的精神和范围内对结构和制作工艺加以变化与修饰，以符合实际应用制作工艺的需要。因此，未于本专利技术提出的其他实施态样也可能可以应用。再者，附图上的尺寸比例并非按照实际产品等比例绘制。因此，说明书和图示内容仅作叙述实施例之用，而非作为限缩本专利技术保护范围之用。请同时参照图1和图2。图1为本专利技术一实施例的一可程式元件一部分的侧视图。图2为本专利技术一实施例的一可程式元件一部分的上视图。一实施例中，一可程式元件包括一基板10具有一源极区域S、一漏极区域D、和邻近源极区域S与漏极区域D的一扩散区域(diffusion region)18；一通道11连接源极区域S与漏极区域D；一浮置栅极(floating gate)16，以一导电材料形成，浮置栅极16位于基板10上并与通道11对应；和一沟槽(trench)13形成于基板10的扩散区域18处。浮置栅极16延伸至沟槽13，浮置栅极16的导电材料覆盖沟槽13的一侧壁。由于浮置栅极16延伸至沟槽13，沟槽13与浮置栅极16电连接。一实施例中，可程式元件可包括多个浅沟槽隔离(STI)12于基板10处。基板10处具有一掺杂区域19例如N+区域。一实施例中，可以在浅沟槽隔离制作工艺中图案化沟槽(挖孔)时同时形成沟槽13。然而本专利技术并不限制于此。其他实施例中，沟槽13也有可能是在浅沟槽隔离制作完成后才形成。可程式元件的制造方法将于后面段落叙述。于一实施例中，浮置栅极16的导电材料覆盖沟槽13的侧壁和一底表面，如图1和图2所示。导电材料可以形成如沟槽13的一衬里层(图1)，或是完全填满沟槽13；本专利技术对此应用态样并不多做限制。于一实施例中，当一可编程电压跨于源极区域S与漏极区域D之间时，由于导电材料覆盖沟槽13的侧壁而使漏极区域D电容耦合至浮置栅极16与沟槽13处的导电材料。再者，导电材料于沟槽13处的填充区域可实质上相当于沟槽13的一开口面积；例如，导电材料可仅沉积于沟槽13的侧壁和底部而不本文档来自技高网...

【技术保护点】
一种可程式元件，包括：基板，具有源极区域、漏极区域、和邻近该源极区域与该漏极区域的扩散区域；通道，连接该源极区域与该漏极区域；浮置栅极，以一导电材料形成，该浮置栅极位于该基板上并与该通道对应；和沟槽，形成于该基板的该扩散区域处；其中，该浮置栅极延伸至该沟槽，该导电材料覆盖该沟槽的一侧壁。

【技术特征摘要】
1.一种可程式元件，包括：
基板，具有源极区域、漏极区域、和邻近该源极区域与该漏极区域的扩
散区域；
通道，连接该源极区域与该漏极区域；
浮置栅极，以一导电材料形成，该浮置栅极位于该基板上并与该通道对
应；和
沟槽，形成于该基板的该扩散区域处；
其中，该浮置栅极延伸至该沟槽，该导电材料覆盖该沟槽的一侧壁。
2.如权利要求1所述的可程式元件，其中该沟槽电连接该浮置栅极。
3.如权利要求1所述的可程式元件，其中一穿隧氧化层形成于该沟槽的
该侧壁，该导电材料形成于该穿隧氧化层上。
4.如权利要求1所述的可程式元件，还包括一轻掺杂漏极注入区域于该
基板处并对应该扩散区域。
5.如权利要求1所述的可程式元件，其中该导电材料覆盖该沟槽的该侧
壁和一底表面，以形成该沟槽的一衬里层。
6.如权利要求1所述的可程式元件，其中该导电材料的一末端实质上对
齐该沟槽的一开口边缘。
7.如权利要求1所述的可程式元件，其中该导电材料的一末端大于该沟
槽的一开口边缘。
8.如权利要求1所述的可程式元件，其中当一可编程电压跨在该源极区
域与该漏极区域之间时，至少覆盖该沟槽的该侧壁的该导电材料电容耦合该
漏极区域至该浮置栅极与该沟槽的该导电材料。
9.如权利要求1所述的可程式元件，还包括：
另一源极区域、另一漏极区域形成于该基板上，且与前述源极区域与前
述漏极区域沿着一行方向排列，其中该沟槽形成于另该源极区域、另该漏极
区域和前述源极区域、前述漏极区域之间；和
另一浮置栅极，延伸至该沟槽并与该沟槽的该导电材料耦接。
10.如权利要求1所述的可程式元件，还包括：
另一源极区域、另一漏极区域和另一扩散区域形成于该基板上，且另该

\t源极区域与另该漏极区域沿着一列方向邻接于前述源极区域与前述漏极区
域而排列；
另一沟槽形成于该基板的另该扩散区域处；
另一浮置栅极，由该导电材料形成，并延伸至另该沟...

【专利技术属性】
技术研发人员：周泽玮，杨庆忠，
申请(专利权)人：联华电子股份有限公司，
类型：发明
国别省市：中国台湾;71