碳化硅半导体装置及其制造方法制造方法及图纸

SiC半导体装置具备以埋入沟槽(5a)内的方式具有低浓度区域(5b)和高浓度区域(5c)的p型区域(5)，该沟槽(5a)形成在单元区域中，由低浓度区域(5b)构成p型柱，并且由高浓度区域(5c)构成p+型深层。由此，能够由基于低浓度区域(5b)的p型柱和基于n型漂移层(2)的n型柱构成SJ构造，所以实现了导通电阻的降低。此外，通过基于高浓度区域(5c)的p+型深层在截止时阻断漏极电位，所以能够缓和对栅极绝缘膜(8)施加的电场，能够防止栅极绝缘膜(8)被破坏。因此，SiC半导体装置能够实现降低导通电阻和防止栅极绝缘膜(8)破坏这双方。

【技术实现步骤摘要】
【国外来华专利技术】相关申请的交叉引用本申请基于2012年6月13日申请的日本申请号2012 — 134031号以及2013年3月12日申请的日本申请号2013 — 49229号，此处引用其记载内容。
本申请涉及具有沟槽栅(trench gate)构造的半导体开关元件的碳化娃(以下称为SiC)半导体装置及其制造方法。
技术介绍
以往，在专利文献I中，提出了能够实现防止沟槽栅构造的MOSFET中的栅极绝缘膜的破坏、并且提高元件的浪涌(surge)耐量(雪崩耐量)的SiC半导体装置。具体而言，在沟槽栅构造之间具备P+型深(de印)层直到比构成沟槽栅构造的沟槽的底面更深的位置，在单元区域的中央使P+型深层更深。像这样，通过形成P+型深层，缓和MOSFET截止时在沟槽的底部处的电场集中，防止栅极绝缘膜的破坏，且通过使得P+型深层在单元区域的中央更深，从而提高元件的浪涌耐量。 此外，以往，在专利文献2中，提出能够降低沟槽栅构造的MOSFET中的导通电阻的Si半导体装置。具体而言，在沟槽栅构造的下方，具备将构成η型漂移(drift)层的η型柱(column)和p型柱反复交替地配置而成的超结(super junct1n)(以下称为SJ)构造。像这样，通过具备SJ构造，在MOSFET截止时在SJ内均等地施加电场而抑制电场集中，在导通时构成经过SJ构造内的电流路径，从而实现低导通电阻化。 现有技术文献 专利文献 专利文献1:(日本)特开2009 — 302091号公报 专利文献2:(日本)特开2004 - 241768号公报
技术实现思路
但是，在如专利文献I所示那样具备P+型深层的构造中还期望更进一步降低导通电阻。此外，虽然还能够如专利文献2所示那样将应用于Si半导体装置的SJ构造对SiC半导体装置应用，但由于SiC的破坏电场强度与Si相比非常高，所以在截止时栅极绝缘膜上施加的电场强度大，可能产生栅极绝缘膜破坏。 本申请鉴于上述方面，其目的在于，提供能够实现降低导通电阻和防止栅极绝缘膜的破坏这双方的SiC半导体装置及其制造方法。 根据本申请的第一方式，SiC半导体装置中，在从源极区域的表面形成到比基极区域更深的第一沟槽内形成栅极绝缘膜和栅极电极从而构成沟槽栅构造，且在比第一沟槽深的第二沟槽内形成具有第二导电型的第一低浓度区域以及第二导电型的第一高浓度区域而构成的第二导电型区域，其中，所述第二导电型的第一低浓度区域的第二导电型杂质浓度被设定得比较低，所述第二导电型的第一高浓度区域在第一低浓度区域的表面形成且第二导电型杂质浓度与第一低浓度区域相比被设定得高，并且比第一沟槽深从而构成深层，作为经由源极区域以及第二导电型区域将基极区域与源极电极电连接的构造，且构成通过第一低浓度区域以及漂移层之中的与第一低浓度区域对置的部分反复交替地构成PN柱的超结构造。 像这样，构成为具备以埋入第二沟槽内的方式具有第一低浓度区域和第一高浓度区域的第二导电型区域。由此，能够由第一低浓度区域构成第二导电型柱，且由第一高浓度区域构成深层。 从而，由于能够由低浓度区域、漂移层、PN柱构成SJ构造，所以能够实现导通电阻的降低。此外，由于能够通过基于高浓度区域的深层在截止时阻断漏极电位，所以能够缓和栅极绝缘膜上施加的电场，能够防止栅极绝缘膜被破坏。因此，能够设为能实现降低导通电阻和防止栅极绝缘膜的破坏这双方的SiC半导体装置。 根据本申请的第二方式，SiC半导体装置具备外周耐压构造，以形成了半导体开关元件的区域作为单元区域，外周耐压构造在包围该单元区域的周围的外周区域中构成。外周耐压构造是杂质埋入层，该杂质埋入层配置在第三沟槽内，且具有第二导电型杂质浓度与第一低浓度区域相等的第二导电型的第二低浓度区域，该第三沟槽形成在外周区域中的漂移层之中的通过在外周区域形成的凹部去除了源极区域以及基极区域而露出的部分，且从该漂移层的表面形成。 像这样，构成为在外周区域中，也具备与单元区域的第二导电型区域相同的结构的杂质埋入层，将该杂质埋入层埋入第三沟槽内。因此，能够通过杂质埋入层实现保护环的功能。并且，关于这样的杂质埋入层，由于能够与单元区域的第二导电型区域同时形成，所以能够使其制造工序公共化，能够实现制造工序的简化。 根据本申请的第三方式，一种具备半导体开关元件的SiC半导体装置的制造方法，其特征在于，具有:准备半导体衬底的工序，其中，所述半导体衬底为:在碳化硅衬底的主表面上形成漂移层，且在该漂移层上形成基极区域，进而在该基极区域之上形成源极区域；使用半导体衬底之中的第二沟槽的形成预定区域开口的掩膜来进行蚀刻，从而形成第二沟槽的工序；在第二沟槽内使第二导电型杂质浓度被设定得比较低的第二导电型的第一层外延成长且使第二导电型杂质浓度与该第一层相比被设定得比较高的第二导电型的第二层外延成长的工序；以及以源极区域露出的方式部分地去除第一层、第二层，由第二沟槽内残留的第一层、第二层构成第一低浓度区域以及第一高浓度区域的工序。 像这样，通过在相同的第二沟槽内按顺序埋入不同的杂质浓度的第一层、第二层来构成第一低浓度区域和第一高浓度区域。从而，与通过独立的工序分别形成用于构成第二导电型柱的第一低浓度区域和用于构成深层的第一高浓度区域的情况相比，能够实现制造工序的简化。 根据本申请的第四方式，在具备半导体开关元件的SiC半导体装置的制造方法中，以形成了半导体开关元件的区域作为单元区域，设为具备在包围该单元区域的周围的外周区域中构成的外周耐压构造，与形成第二沟槽的工序同时进行在外周区域中形成第三沟槽的工序；与在第二沟槽内形成第一层、第二层的工序同时进行在第三沟槽中形成第一层、第二层的工序；与部分地去除第一层、第二层而构成第一低浓度区域以及第一高浓度区域的工序同时，进行通过第三沟槽内残留的第一层、第二层形成第二导电型杂质浓度与第一低浓度区域相等的第二导电型的第二低浓度区域，并且形成第二导电型杂质浓度比第二低浓度区域高、且比第一沟槽深的第二导电型的第二高浓度区域，从而形成杂质埋入区域的工序；之后，进行在外周区域之中的形成杂质埋入区域的区域中形成凹部，从而在形成了凹部的区域中使漂移层露出的工序。 像这样，由杂质埋入区域构成外周区域中具备的外周耐压构造，使构成杂质埋入区域的第二低浓度区域和第二高浓度区域的形成工序与构成单元区域中具备的第二导电型区域的第一低浓度区域和第一高浓度区域的形成工序公共化。由此，能够实现制造工序的简化。 【附图说明】 本申请的上述目的以及其他目的、特征或优点通过一边参照附图一边进行下述的详细记述而变得更为明确。在附图中， 图1是本申请的第一实施方式所涉及的具备反转型的沟槽栅构造的MOSFET的SiC半导体装置的上表面布局图。 图2是图1的II 一 II线上的SiC半导体装置的剖面图。 图3中(a)?(f)是表示图1所示的SiC半导体装置的制造工序的剖面图。 图4是本申请的第二实施方式所涉及的具备反转型的沟槽栅构造的MOSFET的SiC半导体装置的剖面图。 图5是本申请的第三实施方式所涉及的具备反转型的沟槽栅构造的MOSFET的SiC半导体装置的剖面图。 图6是本申请的第四实施方式所涉及的具备反转型本文档来自技高网...

【技术保护点】
一种碳化硅半导体装置，其特征在于，具备：第一导电型或第二导电型的衬底(1)，由碳化硅构成；漂移层(2)，被设置在所述衬底之上，由杂质浓度比所述衬底低的第一导电型的碳化硅构成；基极区域(3)，由被设置在所述漂移层之上的第二导电型的碳化硅构成；源极区域(4)，被设置在所述基极区域的上层部，由杂质浓度比所述漂移层高的第一导电型的碳化硅构成；沟槽栅构造，被设置在从所述源极区域的表面形成到比所述基极区域更深的第一沟槽(6)内，构成为具有栅极绝缘膜(8)以及栅极电极(9)，所述栅极绝缘膜(8)被设置在该第一沟槽的内壁面，所述栅极电极(9)被设置在所述栅极绝缘膜之上；第二导电型区域(5)，被设置在从所述源极区域的表面贯通所述基极区域到达所述漂移层并且比所述第一沟槽深的第二沟槽(5a)内，构成为具有第二导电型的第一低浓度区域(5b)以及第二导电型的第一高浓度区域(5c)，所述第二导电型的第一低浓度区域(5b)的第二导电型杂质浓度被设定得较低，所述第二导电型的第一高浓度区域(5c)被设置在所述第一低浓度区域的表面，与所述第一低浓度区域相比第二导电型杂质浓度被设定得较高，并且比所述第一沟槽深从而构成深层；源极电极(11)，经由所述源极区域以及所述第二导电型区域而电连接到所述基极区域；以及漏极电极(12)，被设置在所述衬底的背面侧；所述碳化硅半导体装置具有：反转型的沟槽栅构造的半导体开关元件，通过控制对所述栅极电极的施加电压从而在位于所述第一沟槽的侧面的所述基极区域的表面部形成反转型的沟道区域，经由所述源极区域以及所述漂移层，在所述源极电极及所述漏极电极之间流过电流，并且通过所述第一低浓度区域以及所述漂移层之中的与所述第一低浓度区域对置的部分构成反复交替地构成PN柱而成的超结构造。...

【技术特征摘要】
【国外来华专利技术】2012.06.13 JP 2012-134031;2013.03.12 JP 2013-049221.一种碳化硅半导体装置，其特征在于，具备: 第一导电型或第二导电型的衬底(I)，由碳化硅构成； 漂移层(2)，被设置在所述衬底之上，由杂质浓度比所述衬底低的第一导电型的碳化硅构成； 基极区域(3)，由被设置在所述漂移层之上的第二导电型的碳化硅构成； 源极区域(4)，被设置在所述基极区域的上层部，由杂质浓度比所述漂移层高的第一导电型的碳化硅构成； 沟槽栅构造，被设置在从所述源极区域的表面形成到比所述基极区域更深的第一沟槽(6)内，构成为具有栅极绝缘膜(8)以及栅极电极(9)，所述栅极绝缘膜(8)被设置在该第一沟槽的内壁面，所述栅极电极(9)被设置在所述栅极绝缘膜之上； 第二导电型区域(5)，被设置在从所述源极区域的表面贯通所述基极区域到达所述漂移层并且比所述第一沟槽深的第二沟槽(5a)内，构成为具有第二导电型的第一低浓度区域(5b)以及第二导电型的第一高浓度区域(5c)，所述第二导电型的第一低浓度区域(5b)的第二导电型杂质浓度被设定得较低，所述第二导电型的第一高浓度区域(5c)被设置在所述第一低浓度区域的表面，与所述第一低浓度区域相比第二导电型杂质浓度被设定得较高，并且比所述第一沟槽深从而构成深层； 源极电极(11)，经由所述源极区域以及所述第二导电型区域而电连接到所述基极区域；以及 漏极电极(12)，被设置在所述衬底的背面侧； 所述碳化硅半导体装置具有: 反转型的沟槽栅构造的半导体开关元件，通过控制对所述栅极电极的施加电压从而在位于所述第一沟槽的侧面的所述基极区域的表面部形成反转型的沟道区域，经由所述源极区域以及所述漂移层，在所述源极电极及所述漏极电极之间流过电流，并且通过所述第一低浓度区域以及所述漂移层之中的与所述第一低浓度区域对置的部分构成反复交替地构成PN柱而成的超结构造。2.如权利要求1所述的碳化硅半导体装置，其特征在于， 所述第一沟槽以及所述第二沟槽构成为以同方向作为长度方向并且被并排配置，从而所述沟槽栅构造与所述超结构造中的低浓度区域被并排配置， 所述第二沟槽的前端与所述第一沟槽的前端相比更突出地布局，并且所述第二沟槽的前端比所述第一沟槽的前端突出的距离(a)比所述第一高浓度区域(5c)的下表面与所述漂移层(2)的下表面之间的距离大。3.如权利要求1或2所述的碳化硅半导体装置，其特征在于， 以设有所述半导体开关元件的区域作为单元区域，具备在包围该单元区域的周围的外周区域构成的外周耐压构造， 所述外周耐压构造是杂质埋入层(21)，该杂质埋入层(21)被配置在第三沟槽(21a)内，且具有第二导电型杂质浓度与所述第一低浓度区域相等的第二导电型的第二低浓度区域(21b)而成，所述第三沟槽(21a)被设置在所述外周区域的所述漂移层之中的、通过在所述外周区域形成的凹部(20)去除了所述源极区域以及所述基极区域而露出的部分，且从该漂移层的表面形成。4.如权利要求3所述的碳化硅半导体装置，其特征在于， 所述杂质埋入层具备: 第二导电型的第二高浓度区域(21c)，被设置在所述第二低浓度区域的表面，并且与该第二低浓度区域都被埋入所述第三沟槽内，与所述第二低浓度区域相比第二导电型杂质浓度被设定得较高，并且比所述第一沟槽深。5.如权利要求3或4所述的碳化硅半导体装置，其特征在于， 所述凹部以与所述第一沟槽相同的深度构成。6.如权利要求3或4所述的碳化硅半导体装置，其特征在于， 所述凹部以与所述第一沟槽不同的深度构成。7.如权利要求3至6的任一项所述的碳化硅半导体装置，其特征在于， 所述第三沟槽随着从所述单元区域向外周方向远离而深度变浅。8.如权利要求3至7的任一项所述的碳化硅半导体装置，其特征在于， 在所述外周区域中的所述杂质埋入层的内侧，具备在所述漂移层之上配置为包围所述单元区域的第二导电型的降低表面电场层(22)。9.如权利要求8所述的碳化硅半导体装置，其特征在于， 所述凹部被设为深度变化的带阶梯形状，随着从所述单元区域向外周方向远离而阶段性地深度变深，在所述凹部之中的所述单元区域侧的阶梯的底部残留所述基极区域，由该基极区域构成所述降低表面电场层。10.如权利要求3至9的任一项所述的碳化硅半导体装置，其特征在于， 所述杂质埋入层配置为包围所述单元区域的周围。...

【专利技术属性】
技术研发人员：杉本雅裕，高谷秀史，添野明高，森本淳，竹内有一，铃木巨裕，副岛成雅，渡边行彦，
申请(专利权)人：株式会社电装，丰田自动车株式会社，
类型：发明
国别省市：日本;JP