一种降低LDMOS导通电阻并同时提高开状态崩溃电压的LDMOS制造技术

本发明专利技术公开了一种横向双扩散金属氧化物半导体场效应晶体管，包括：半导体衬底，位于所述半导体衬底内的体区；位于所述半导体衬底内的漂移区；位于所述体区内与所述漂移区相隔开的源区和体引出区；位于所述漂移区内的场区和漏区；以及位于所述半导体衬底表面上部分覆盖所述体区、所述漂移区和所述场区的栅极；其中，所述场区和所述漏区之间具有一定距离。根据本发明专利技术制作的半导体器件，在保持原有漂移区尺寸不变的前提下，将漂移区靠近漏端的场区尺寸缩短，使原有全部为场区的漂移区，变为一段场区和一段有源区，以降低LDMOS导通电阻，同时提高开状态崩溃电压。

【技术实现步骤摘要】
—种降低LDMOS导通电阻并同时提高开状态崩溃电压的LDMOS
本专利技术涉及横向双扩散金属氧化物半导体场效应晶体管(Lateral DoubleDiffused MOSFET,LDMOS)
，特别涉及一种降低导通电阻并同时提高开状态崩溃电压的LDMOS器件结构。
技术介绍
随着半导体技术的不断发展，横向双扩散金属氧化物半导体场效应晶体管(LDMOS)器件由于其具有良好的短沟道特性而被广泛的应用于移动电话，尤其应用在蜂窝电话中。随着移动通信市场(尤其是蜂窝通信市场)的不断增加，LDMOS器件的制作工艺日益成熟。LDMOS作为一种功率开关器件，具有工作电压相对较高、工艺简易，易于同低压CMOS电路在工艺上兼容等特点，在工作时包括有“关态(off-state ) ”和“开态(on-state ) ”，与普通MOS器件相比，在漏极有一个轻掺杂注入区，被称为漂移区。由于其通常用于功率电路，需要获得较大的输出功率，因此必须能承受较高的电压。随着LDMOS的广泛应用功率集成电路，对LDMOS的器件性能要求也越来越高，LDMOS为获得较小的导通电阻，尽量将漂移区尺寸做小，由此导致开状态崩溃电压普遍较低。 如图1为根据现有技术制作的LDMOS器件的截面结构示意图。如图1所示，LDMOS器件包括衬底100，衬底内形成有源区，衬底内的阱101，位于衬底100和阱101表层交界处的场氧化层102，位于半导体衬底100内漂移区108，漂移区108上方的覆盖有漂移区场氧化层103，位于阱区101内的体引出区104，位于阱101内的源区105，位于漂移区108内的漏区106，位于衬底100上方的栅极结构107，在源区、漏区以及栅极上可以分别构图引出源极、漏极、以及栅极。栅极结构107可以部分的延伸至漂移区108的场氧化物层103上。在现有技术中，为了获得较小的导通电阻将漂移区的尺寸做小，在LDMOS工作在高压条件下时，漂移区中耗尽层向漏极扩展，极易扩展至漏区高浓度的引出端(如n+)，从而在高浓度引出端边界形成大电场，很容易发生由于大电场引发碰撞电离导致击穿，也即开状态下的崩溃电压较低。 因此，需要一种新型的LDMOS半导体器件，既能降低导通电阻，同时又能提高开状态崩溃电压。
技术实现思路
在
技术实现思路
部分中引入了一系列简化形式的概念，这将在【具体实施方式】部分中进一步详细说明。本专利技术的
技术实现思路
部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。 为了有效解决上述问题，本专利技术提出了一种横向双扩散金属氧化物半导体场效应晶体管，包括:半导体衬底，位于所述半导体衬底内的体区；位于所述半导体衬底内的漂移区；位于所述体区内与所述漂移区相隔开的源区和体引出区；位于所述漂移区内的场区和漏区；以及位于所述半导体衬底表面上部分覆盖所述体区、所述漂移区和所述场区的栅极；其中，所述场区和所述漏区之间具有一定距离。 优选地，所述场区和所述漏区之间形成有源区。 优选地，所述栅极位于所述源区和所述漏区之间。 优选地，所述场区为STI或者F0X。 优选地，所述源区和体引出区的掺杂类型相反。 优选地，所述体区与所述漂移区彼此隔离。 根据本专利技术的制备半导体器件，在保持原有漂移区尺寸不变的前提下，将漂移区靠近漏端的场区尺寸缩短，使原有全部为场区的漂移区，变为一段场区和一段有源区，以降低LDMOS导通电阻，同时提高开状态崩溃电压。 【附图说明】 本专利技术的下列附图在此作为本专利技术的一部分用于理解本专利技术。附图中示出了本专利技术的实施例及其描述，用来解释本专利技术的原理。在附图中， 图1为根据现有技术制作的LDMOS器件的截面结构示意图； 图2为根据本专利技术的一个实施方式制作的LDMOS器件的截面结构示意图； 图3为LDMOS的开状态电流-栅源极电压的特性曲线； 图4为LDMOS的关态的击穿电压的特性曲线； 图5为LDMOS的开状态电流-源漏极电压的特性曲线。 【具体实施方式】 在下文的描述中，给出了大量具体的细节以便提供对本专利技术更为彻底的理解。然而，对于本领域技术人员来说显而易见的是，本专利技术可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本专利技术发生混淆，对于本领域公知的一些技术特征未进行描述。 为了彻底了解本专利技术，将在下列的描述中提出详细的步骤，以便说明本专利技术是如何改进制作半导体器件结构的工艺来解决现有技术中的问题。显然，本专利技术的施行并不限定于半导体领域的技术人员所熟习的特殊细节。本专利技术的较佳实施例详细描述如下，然而除了这些详细描述外，本专利技术还可以具有其他实施方式。 应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在所述特征、整体、步骤、操作、元件和/或组件，但不排除存在或附加一个或多个其他特征、整体、步骤、操作、元件、组件和/或它们的组合。 本文中。“上” “下” “左” “右”的方向型术语是相对于附图中LDMOS的方位来定义的(例如，左右方向是指LDMOS的沟道方向、其平行于衬底表面、上下方向垂直于衬底表面)。并且，应当理解到，这些方向性术语是相对概念，它们用于相对的描述和澄清，其可以根据LDMOS所放置的方位的变化而相应地发生变化。 为了解决现有技术中的问题，本专利技术提出了一种LDMOS半导体器件结构。参照图2，示出根据本专利技术一个方面的实施例的相关步骤的示意图。 下面结合附图2对本专利技术的【具体实施方式】做详细的说明。参照图2，示出根据本专利技术的一个实施方式制作的LDMOS器件的截面结构示意图。在该实施例中，横向双扩散金属氧化物半导体场效应晶体管为N型器件，以下结合图2对该实施例的LDMOS结构进行具体说明。 图2是LDMOS的剖面结构示意图。包括衬底200，衬底内的阱201，位于衬底200和阱201表层交界处的场氧化层203。 如图2所示，LDMOS形成于半导体衬底200上，半导体衬底200为硅衬底。在半导体衬底200内掺杂形成漂移区204和阱区201。 在本实施例中所述衬底为P型衬底，其具体的掺杂浓度不受本专利技术限制性的。半导体衬底具体的可以通过外延生长形成，也可以为晶圆衬底。 采用标准的阱注入工艺在半导体衬底中形成P阱201。可以通过高能量注入工艺形成P阱，也可以通过低能量注入，搭配高温热退火过程形成P阱。在阱中可以形成LDMOS器件的源区和体引出区。漂移区和P阱形成方式相似，可以通过高能量注入工艺形成，也可以通过低能量注入，搭配高温热退火过程形成。 在半导体衬底200上形成P阱201作为体区。优选实例中，体区的掺杂浓度范围可以为115原子/cm3?118原子/cm3，例如掺杂浓度设置为117原子/cm3。对于N沟道LDM0S，漂移区为N型掺杂。同时还在半导体衬底200中形成漂移区204，漂移区位于半导体衬底内，且位于源极和漏极之间，漂移区一般为轻掺杂区，漂移区的存在可提供LDMOS器件的击穿电压，同时减小源、漏极之间的寄生电容，对于N沟槽LDMOS，漂移区为N型掺杂，其掺杂浓度一般低于漏极的掺杂浓度，在优选实施例中，漂移区掺杂浓度范围可以为115原子/cm3?本文档来自技高网...

【技术保护点】
一种横向双扩散金属氧化物半导体场效应晶体管，包括：半导体衬底，位于所述半导体衬底内的体区；位于所述半导体衬底内的漂移区；位于所述体区内与所述漂移区相隔开的源区和体引出区；位于所述漂移区内的场区和漏区；以及位于所述半导体衬底表面上部分覆盖所述体区、所述漂移区和所述场区的栅极；其中，所述场区和所述漏区之间具有一定距离。

【技术特征摘要】
1.一种横向双扩散金属氧化物半导体场效应晶体管，包括: 半导体衬底， 位于所述半导体衬底内的体区； 位于所述半导体衬底内的漂移区； 位于所述体区内与所述漂移区相隔开的源区和体引出区； 位于所述漂移区内的场区和漏区； 以及位于所述半导体衬底表面上部分覆盖所述体区、所述漂移区和所述场区的栅极； 其中，所述场区和所述漏区之间具有一定距离。2.如权利要求1所述的横向双扩散金属氧化物半导体场效应晶体管，其特征在于，所述场区和所述漏区之...

【专利技术属性】
技术研发人员：韩广涛，孙贵鹏，黄枫，
申请(专利权)人：无锡华润上华半导体有限公司，
类型：发明
国别省市：江苏;32