一种半导体器件及其制造方法技术

本发明专利技术提供一种半导体器件的制造方法，包括：提供半导体衬底，在所述半导体衬底中形成硅通孔；在所述硅通孔中依次形成第一应力吸收层和铜导电层，其中，位于所述硅通孔底部的铜导电层的顶部低于所述硅通孔的顶部，以部分填充所述硅通孔；形成第二应力吸收层，覆盖所述铜导电层的同时完全填充所述硅通孔；执行化学机械研磨直至露出硅通孔的顶部。根据本发明专利技术，在硅通孔中形成上述双层应力吸收层，可以明显减小衬垫层、阻挡层和铜导电层之间界面处的内部应力，避免分层现象的出现。

【技术实现步骤摘要】
【专利摘要】本专利技术提供一种半导体器件的制造方法，包括：提供半导体衬底，在所述半导体衬底中形成硅通孔；在所述硅通孔中依次形成第一应力吸收层和铜导电层，其中，位于所述硅通孔底部的铜导电层的顶部低于所述硅通孔的顶部，以部分填充所述硅通孔；形成第二应力吸收层，覆盖所述铜导电层的同时完全填充所述硅通孔；执行化学机械研磨直至露出硅通孔的顶部。根据本专利技术，在硅通孔中形成上述双层应力吸收层，可以明显减小衬垫层、阻挡层和铜导电层之间界面处的内部应力，避免分层现象的出现。【专利说明】
本专利技术涉及半导体制造工艺，具体而言涉及一种硅通孔和形成该硅通孔的方法。
技术介绍
在消费电子领域，多功能设备日益受到消费者的喜爱，相比于功能简单的设备，多功能设备制作过程将更加复杂，比如需要在电路版图上集成多个不同功能的芯片，因而出现了 30集成电路(1111:6取'￡11:6(1 011X1111:，10技术。30集成电路被定义为一种系统级集成结构，将多个芯片在垂直平面方向堆叠，从而节省空间，各个芯片的边缘部分可以根据需要引出多个引脚，根据需要利用这些引脚，将需要互相连接的芯片通过金属线互连。但是，上述方式仍然存在很多不足，比如堆叠芯片数量较多，芯片之间的连接关系比较复杂，需要利用多条金属线，进而导致最终的布线方式比较混乱，而且也会导致电路体积的增加。 因此，现有的30集成电路技术大都采用硅通孔曲81110011 VII 137)实现多个芯片之间的电连接。硅通孔是一种穿透硅晶圆或芯片的垂直互连，在硅晶圆或芯片上以蚀刻或镭射方式钻孔，再用导电材料如铜、钨等物质填满，从而实现不同硅片之间的互连。 采用现有技术形成的硅通孔如图1所示，硅通孔101形成于半导体衬底100中，包括导电层105以及环绕在导电层105外侧的导电种子层104、阻挡层103和衬垫层102。导电层105由金属材料形成，所述金属材料包括代、八11、011 ? XI和I中的一种或者多种，优选⑶，选用⑶不仅能够降低成本，而且能够很好地与现有工艺相兼容，进而简化工艺过程。导电种子层104可以增强导电层105与阻挡层103之间的附着性。阻挡层103可以防止导电层105中的金属向半导体衬底100中的扩散，其构成材料为金属、金属氮化物或者其组合，优选％和I'抓的组合或者了1和I的组合。衬垫层102为绝缘层，其作用是为了防止构成导电层105的金属和半导体衬底100发生导通，其构成材料优选氧化物，例如硬脂酸四乙氧基硅烷(8^X208 )或者四乙氧基硅烷(1208 )等。 在现有技术中，采用化学气相沉积工艺形成衬垫层102，采用物理气相沉积工艺形成阻挡层103，采用溅射工艺或者化学气相沉积工艺形成导电种子层104，采用电镀工艺形成由。构成的导电层105。 如图1所示，由。构成的导电层105完全填充硅通孔101。通过后续实施的硅晶圆可靠性测试，发现在如图1所示的硅通孔101的上部和底部出现分层现象，进而造成器件性能的下降。该分层现象是由构成半导体衬底100的硅与构成导电层105的⑶之间的热不匹配性引发的内部应力所导致的，且该内部应力随着硅通孔101的孔径的增加而增大。 因此，需要提出一种方法，以解决上述问题。
技术实现思路
针对现有技术的不足，本专利技术提供一种半导体器件的制造方法，包括:提供半导体衬底，在所述半导体衬底中形成硅通孔；在所述硅通孔中依次形成第一应力吸收层和铜导电层，其中，位于所述硅通孔底部的铜导电层的顶部低于所述硅通孔的顶部，以部分填充所述硅通孔；形成第二应力吸收层，覆盖所述铜导电层的同时完全填充所述硅通孔。 进一步，采用电镀工艺形成所述铜导电层，所述电镀工艺采用的电镀液中的加速剂的含量为1-24/1，抑制剂的含量为4-5111171。 进一步，所述第一应力吸收层包括8(?层。 进一步，采用化学气相沉积工艺形成所述8⑶层。 进一步，所述第二应力吸收层包括8(?层。 进一步，采用等离子化学气相沉积工艺形成所述8⑶层。 进一步，所述沉积的工艺条件为:采用苯丙环丁烯单体为沉积原料，分子量为350-4208/11101，在130-1701下气化后通入沉积操作腔，选用抱作为载气，808的流量为0.01-0.03^/111111,? 的流量为 300-6008(^111，衬底温度为 300-5001，射频频率为 13-14册12，功率为40-601，压力为卜3.5X01-1-0 进一步，形成所述硅通孔的步骤包括:在所述半导体衬底上形成光刻胶层；通过曝光、显影在所述光刻胶层中形成所述硅通孔的顶部开口的图案；以所述图案化的光刻胶层为掩膜，蚀刻所述半导体衬底以在其中形成所述硅通孔；通过灰化去除所述光刻胶层。 进一步，在所述第一应力吸收层与所述硅通孔之间还依次形成有衬垫层和阻挡层。 进一步，所述衬垫层为绝缘层，其构成材料为氧化物。 进一步，所述阻挡层的构成材料为金属、金属氮化物或者其组合。 进一步，所述第一应力吸收层为8(?层时，所述阻挡层为I抓层。 进一步，形成所述第二应力吸收层之后，还包括执行化学机械研磨直至露出所述硅通孔的顶部的步骤。 本专利技术还提供一种半导体器件，包括: 半导体衬底； 形成于所述半导体衬底中的硅通孔，所述硅通孔包括铜导电层，环绕所述铜导电层的第一应力吸收层，嵌入所述铜导电层中且顶部与所述铜导电层的顶部平齐的第二应力吸收层。 进一步，所述第一应力吸收层和所述第二应力吸收层包括8(?层。 进一步，在所述第一应力吸收层与所述硅通孔之间还依次形成有衬垫层和阻挡层 根据本专利技术，在硅通孔中形成上述双层应力吸收层，可以明显减小衬垫层、阻挡层和铜导电层之间界面处的内部应力，避免分层现象的出现。 【专利附图】【附图说明】 本专利技术的下列附图在此作为本专利技术的一部分用于理解本专利技术。附图中示出了本专利技术的实施例及其描述，用来解释本专利技术的原理。 附图中: 图1为根据现有技术形成的硅通孔的示意性剖面图； 图2八为根据本专利技术示例性实施例的方法形成的硅通孔的示意性剖面图； 图28-图20为根据本专利技术示例性实施例的方法依次实施的步骤所分别获得的器件的示意性剖面图； 图3为根据本专利技术示例性实施例的方法形成图2八中示出的硅通孔的流程图。 【具体实施方式】 在下文的描述中，给出了大量具体的细节以便提供对本专利技术更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本专利技术可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本专利技术发生混淆，对于本领域公知的一些技术特征未进行描述。 为了彻底理解本专利技术，将在下列的描述中提出详细的步骤，以便阐释本专利技术提出的形成硅通孔的方法。显然，本专利技术的施行并不限定于半导体领域的技术人员所熟习的特殊细节。本专利技术的较佳实施例详细描述如下，然而除了这些详细描述外，本专利技术还可以具有其他实施方式。 应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在所述特征、整体、步骤、操作、元件和/或组件，但不排除存在或附加一个或多个其他特征、整体、步骤、操作、元件、组件和/或它们的组合。 为了解决采用现有技术形成的如图1所示的硅通孔101所存在的分层现象，本专利技术提出一种硅通本文档来自技高网...

【技术保护点】
一种半导体器件的制造方法，包括：提供半导体衬底，在所述半导体衬底中形成硅通孔；在所述硅通孔中依次形成第一应力吸收层和铜导电层，其中，位于所述硅通孔底部的铜导电层的顶部低于所述硅通孔的顶部，以部分填充所述硅通孔；形成第二应力吸收层，覆盖所述铜导电层的同时完全填充所述硅通孔。

【技术特征摘要】

【专利技术属性】
技术研发人员：李广宁，沈哲敏，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：上海;31