半导体结构的形成方法技术

一种半导体结构的形成方法，包括：提供衬底，所述衬底表面具有待刻蚀层，所述待刻蚀层的材料为低K介质材料；在所述待刻蚀层表面形成第一掩膜层，所述第一掩膜层的材料为掺氮的碳氧化硅；刻蚀部分所述第一掩膜层，直至暴露出待刻蚀层为止；在刻蚀部分所述第一掩膜层之后，以所述第一掩膜层为掩膜刻蚀所述待刻蚀层，在所述待刻蚀层内形成开口；在所述开口内形成填充满所述开口的导电结构。所形成的半导体结构形貌良好、性能稳定。

【技术实现步骤摘要】
【专利摘要】一种，包括：提供衬底，所述衬底表面具有待刻蚀层，所述待刻蚀层的材料为低K介质材料；在所述待刻蚀层表面形成第一掩膜层，所述第一掩膜层的材料为掺氮的碳氧化硅；刻蚀部分所述第一掩膜层，直至暴露出待刻蚀层为止；在刻蚀部分所述第一掩膜层之后，以所述第一掩膜层为掩膜刻蚀所述待刻蚀层，在所述待刻蚀层内形成开口；在所述开口内形成填充满所述开口的导电结构。所形成的半导体结构形貌良好、性能稳定。【专利说明】
本专利技术涉及半导体制造
，尤其涉及一种。
技术介绍
随着集成电路技术的不断发展，半导体器件的集成度不断提高，电路中的导电结构数量增加，所述导电结构之间的距离也相应缩小，因此，由导电结构的寄生电容和寄生电阻引起的电阻电容延迟(RC Delay,Resistive Capacitive Delay)效应更为严重。为了降低所述电阻电容延迟效应，现有技术在导电结构之间采用低K (low K)介质材料进行电隔离，所述低K介质材料能够降低导电结构之间的寄生电容，从而降低电阻电容延迟。 图1至图4是现有技术在低K介质层内形成导电结构的过程的剖面结构示意图。 请参考图1，提供衬底100，所述衬底100内形成有半导体器件(未示出);在所述衬底100表面形成低K介质层101。 请参考图2，在所述低K介质层101表面形成缓冲层102，所述缓冲层102的材料为氮氧化硅；在所述缓冲层102表面形成硬掩膜层103，所述掩膜层103的材料为正硅酸乙酯(TE0S);在硬掩膜层103表面形成氮化钛层104 ;在所述氮化钛层104表面形成图形化的光刻胶层105。 请参考图3，以图形化的光刻胶层105 (如图2所示)为掩膜，刻蚀所述氮化钛层104、硬掩膜层103和缓冲层102直至暴露出低K介质层101为止；以刻蚀后的氮化钛层 104、硬掩膜层103和缓冲层102为掩膜，刻蚀低K介质层101，在所述低K介质层101内形成开口 106。图3所示的开口 106暴露出衬底表面。 请参考图4，在形成所述开口 106 (如图3所示)之后，去除光刻胶层105 (如图3所示)，并进行湿法清洗工艺；在所述湿法清洗工艺之后，在所述开口 106内形成导电结构107。所述导电结构107的形成工艺为:在所述氮化钛层104 (如图3所示)表面和开口 106内形成填充满开口 106的导电薄膜；对所述导电薄膜进行抛光直至暴露出硬掩膜层103为止，形成导电结构107。 然而，现有技术所形成的导电结构与开口的侧壁之间容易产生空隙，或者所述导电结构内部容易产生空隙，导致所形成的导电结构的性能不稳定。
技术实现思路
本专利技术解决的问题是提供一种，改善所形成的导电结构的性能。 为解决上述问题，本专利技术提供一种，包括:提供衬底，所述衬底表面具有待刻蚀层，所述待刻蚀层的材料为低K介质材料；在所述待刻蚀层表面形成第一掩膜层，所述第一掩膜层的材料为掺氮的碳氧化硅；刻蚀部分所述第一掩膜层，直至暴露出待刻蚀层为止；在刻蚀部分所述第一掩膜层之后，以所述第一掩膜层为掩膜刻蚀所述待刻蚀层，在所述待刻蚀层内形成开口 ；在所述开口内形成填充满所述开口的导电结构。 可选的，所述第一掩膜层的形成工艺为化学气相沉积工艺，所述化学气相沉积工艺为:气体包括SiH4、CO2和N2O, SiH4的流量为10标准毫升/分钟?10000标准毫升/分钟,CO2的流量为10标准晕升/分钟?10000标准晕升/分钟，N2O的流量为10标准晕升/分钟?10000标准毫升/分钟，气压为0.1托?10托，功率为100瓦?5000瓦。 可选的，所述待刻蚀层的材料为多孔低K介质材料，所述多孔低K介质材料的介电常数小于2.6。 可选的，在刻蚀部分所述第一掩膜层之前，在所述第一掩膜层表面形成第二掩膜层；在刻蚀部分第一掩膜层之前，刻蚀部分所述第二掩膜层，直至暴露出第一掩膜层为止；在刻蚀部分第二掩膜层之后，以所述第二掩膜层为掩膜，刻蚀所述第一掩膜层之至暴露出待刻蚀层为止。 可选的，所述第二掩膜层的材料为氮化钛。 可选的，所述刻蚀部分第二掩膜层的工艺为:在第二掩膜层表面形成光刻胶层；对所述光刻胶层进行图形化工艺；以图形化的光刻胶层为掩膜，采用各向异性的干法刻蚀工艺刻蚀所述第二掩膜层直至暴露出第一掩膜层为止；以第一掩膜层为掩膜刻蚀待刻蚀层之后，去除所述光刻胶层。 可选的，还包括:在第二掩膜层表面形成底层抗反射层，所述光刻胶层形成于所述底层抗反射层表面。 可选的，还包括:在第二掩膜层表面形成屏蔽层，所述光刻胶层形成于所述屏蔽层表面。 可选的，所述屏蔽层的材料为氧化硅。 可选的，还包括:在屏蔽层表面形成底层抗反射层，所述光刻胶层形成于所述底层抗反射层表面。 可选的，所述刻蚀部分第一掩膜层的工艺为:在第一掩膜层表面形成光刻胶层；对所述光刻胶层进行图形化工艺；以图形化的光刻胶层为掩膜，采用各向异性的干法刻蚀工艺刻蚀所述第一掩膜层直至暴露出待刻蚀层为止；以所述第一掩膜层为掩膜刻蚀待刻蚀层之后，去除所述光刻胶层。 可选的，还包括:在第一掩膜层表面形成底层抗反射层，所述光刻胶层形成于所述底层抗反射层表面。 可选的，还包括:在第一掩膜层表面形成屏蔽层，所述光刻胶层形成于所述屏蔽层表面。 可选的，所述屏蔽层的材料为氧化硅。 可选的，还包括:在屏蔽层表面形成底层抗反射层，所述光刻胶层形成于所述底层抗反射层表面。 可选的，所述导电结构的形成方法为:在所述开口的侧壁和底部表面沉积阻挡层；在所述阻挡层表面形成填充满所述开口的导电薄膜；抛光所述导电薄膜直至暴露出第一掩膜层为止，在开口内形成导电结构。 可选的，所述阻挡层的材料为氮化钛、氮化钽、钽或钛；所述导电薄膜的材料为铜、钨或铝；所述阻挡层的形成工艺为物理气相沉积工艺；所述导电薄膜的形成工艺为物理气相沉积工艺或电镀工艺。 可选的，刻蚀所述待刻蚀层并形成开口的工艺为各向异性的干法刻蚀工艺。 可选的，还包括:在形成导电结构之前，采用湿法清洗工艺对所述开口的侧壁和底部表面进行清洗，所述湿法清洗工艺的清洗液为氢氟酸溶液，在所述氢氟酸溶液中，水和氢氟酸的体积比为300:1?1000:1。 可选的，还包括:在衬底表面形成刻蚀阻挡层，所述待刻蚀层形成于所述刻蚀阻挡层表面，所述刻蚀阻挡层的材料为碳氮化硅。 与现有技术相比，本专利技术的技术方案具有以下优点: 所述中，当所述待刻蚀层为低K介质材料，而所述第一掩膜层的材料为掺氮的碳氧化娃时，由于所述第一掩膜层与待刻蚀层之间的结合能力好，因此能够保证在刻蚀待刻蚀层的过程中，所述第一掩膜层不会发生剥离或曲翘。所述第一掩膜层的材料为掺氮的碳氧化硅，所述待刻蚀层为低K介质材料，湿法清洗的清洗液(例如氢氟酸)对所述第一掩膜层和待刻蚀层的刻蚀选择性较低，因此，在刻蚀所述待刻蚀层并进行湿法清洗工艺之后，所述第一掩膜层的侧壁能够与开口的待刻蚀层侧壁齐平，有利于后续形成于的导电薄膜充分覆盖开口的侧壁表面，使导电薄膜能够充分填充所述开口，以所述导电薄膜形成的导电结构性能稳定。由于所述第一掩膜层的材料为掺氮的碳氧化娃，而所述待刻蚀层为低K介质材料，刻蚀所述待刻蚀层的干法刻蚀工艺对第一掩膜层的刻蚀速率低，因此，所述第一本文档来自技高网...

【技术保护点】
一种半导体结构的形成方法，其特征在于，包括：提供衬底，所述衬底表面具有待刻蚀层，所述待刻蚀层的材料为低K介质材料；在所述待刻蚀层表面形成第一掩膜层，所述第一掩膜层的材料为掺氮的碳氧化硅；刻蚀部分所述第一掩膜层，直至暴露出待刻蚀层为止；在刻蚀部分所述第一掩膜层之后，以所述第一掩膜层为掩膜刻蚀所述待刻蚀层，在所述待刻蚀层内形成开口；在所述开口内形成填充满所述开口的导电结构。

【技术特征摘要】

【专利技术属性】
技术研发人员：周鸣，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：上海;31