【技术实现步骤摘要】
本专利技术涉及数字电路
,特别是涉及一种快速锁定的全数字锁相环及实现方法。
技术介绍
锁相环是一种能使输出信号在频率和相位上与输入信号同步的电路,即系统进入锁定状态后,输出信号与输入信号之间相差为零,或者保持为常数。传统的锁相环各个部件都是由模拟电路实现的,一般包括鉴相器(PD)、环路滤波器(LF)、压控振荡器(VCO)三个基本部件。随着数字技术的发展,全数字锁相环ADPLL(AllDigital Phase-Locked Loop)逐步发展起来,在通信、雷达、测量和自动化控制等领域得到了广泛的应用。所谓全数字锁相环,就是环路部件全部数字化,采用数字鉴相器、数字环路滤波器、数控振荡器构成锁相环路,并且系统中的信号全是数字信号。全数字锁相环与传统的模拟电路实现的锁相环相比,不仅吸收了数字电路可靠性高、体积小、价格低等优点,并且由于避免了模拟锁相环存在的温度漂移和易受电压变化影响等缺点,从而具备可靠性高、工作稳定、调节方便等优点。传统的全数字锁相环一般由鉴相器、K变模可逆计数器、加减脉冲控制器、除N计数器等基本部件组成,原理框图如图1所示。输入频率fi与比较频率fo经过鉴相器产生相位误差脉冲,经过K变模可逆计数器,产生两种脉冲;加减脉冲控制器根据两种脉冲信号,对外部参考时钟频率提高或降低,再通过除N计数器,产生反馈信号fo。但随着N值的增大,锁相环路的锁定周期变长;并且,基于K变模可逆计数器的工作原理,要求输入信号为占空比1: ...
【技术保护点】
一种快速锁定的全数字锁相环,其特征在于,所述锁相环在一个周期内达到锁定状态;包括鉴相器、相位误差计数器、分频器、脉冲控制器和除N计数器,所述鉴相器将输入频率fi和比较频率fcom进行鉴相,将产生的误差信号vo输入给所述相位误差计数器;所述相位误差计数器对误差信号vo进行计数,产生计数值Nx输入给所述脉冲控制器;所述分频器对外部时钟2Nfc进行二分频,产生频率相同、相位相差180°的两路频率信号f1和f2也输入给所述脉冲控制器;所述脉冲控制器根据计数值Nx,对频率信号f1、f2、2Nfc进行选择性输出,将产生的倍频信号fmul输入给所述除N计数器;所述除N计数器对脉冲控制器输出的倍频信号fmul进行N倍分频,产生与输入频率fi频率相同、相位一致的比较频率fcom;所述外部时钟2Nfc中的N为除N计数器的分频数,fc为环路中心频率,且fc≈fi,
【技术特征摘要】
1.一种快速锁定的全数字锁相环,其特征在于,所述锁相环在一个周期内达到锁定状态;
包括鉴相器、相位误差计数器、分频器、脉冲控制器和除N计数器,所述鉴相器将输入频率
fi和比较频率fcom进行鉴相,将产生的误差信号vo输入给所述相位误差计数器;所述相位误差
计数器对误差信号vo进行计数,产生计数值Nx输入给所述脉冲控制器;所述分频器对外部时
钟2Nfc进行二分频,产生频率相同、相位相差180°的两路频率信号f1和f2也输入给所述脉
冲控制器;所述脉冲控制器根据计数值Nx,对频率信号f1、f2、2Nfc进行选择性输出,将产生
的倍频信号fmul输入给所述除N计数器;所述除N计数器对脉冲控制器输出的倍频信号fmul进行N倍分频,产生与输入频率fi频率相同、相位一致的比较频率fcom;所述外部时钟2Nfc中的N为除N计数器的分频数,fc为环路中心频率,且fc≈fi,2.一种快速锁定的全数字锁相环的实现方法,其特征在于,通过持续插入外部时钟脉冲
来改变比较频率的相位大小,包括以下步骤:
1)通过鉴相器对输入频率fi和比较频率fcom进行鉴相,产生误差信号vo;
2)再通过相位误差计数器对误差信号vo进行计数,产生计数值Nx;
3)通过分频器对外部时钟2Nfc进行二分频,产生频率相同、相位相差180°的两路频率
信号f1和f2;
4)脉冲控制器根据计数值Nx的大小和奇偶性,对频率信号f1、f2、2Nfc选择性输出,控
制脉冲控制器输出的倍频信号fmul的输出状态,改变倍频信号fmul的频率大小,从而使分频后
比较频率fcom的相位与输入频率fi一致;
5)除N计数器对脉冲控制器输出的倍频信号fmul进行N倍分频,产生与输入频率fi频率
相同、相位一致的比较频率fcom;
所述外部时钟2Nfc中的N为环路中除N计数器的分频数,fc为环路中心频率,且fc≈f...
【专利技术属性】
技术研发人员:颜晓军,李亚碌,游立,刘民,吴康,李君,
申请(专利权)人:北京东方计量测试研究所,
类型:发明
国别省市:北京;11
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。