锁相环系统及锁相环系统的实现方法技术方案

技术编号:8217323 阅读:260 留言:0更新日期:2013-01-17 20:56
一种锁相环系统,包括一输入端,一输出端,一第一鉴频鉴相器,一与第一鉴频鉴相器相连的第一电荷泵,一与第一电荷泵相连的第一低通滤波器,一与第一电荷泵、第一低通滤波器相连的第一压控振荡器,一与第一压控振荡器相连的第二鉴频鉴相器,一与第二鉴频鉴相器相连的第二电荷泵,一与第二电荷泵相连的第二低通滤波器,一与第二电荷泵、第二低通滤波器相连的第二压控振荡器,一连接于第一鉴频鉴相器与第二压控振荡器之间的第一数字分频器,一连接于第二鉴频鉴相器与所述第二控振荡器之间的第二数字分频器。本发明专利技术还公开了一种锁相环系统的工作方法,可以同时抑制输入噪声和第二压控振荡器的相位噪声,从而大大降低了锁相环系统的噪声。

【技术实现步骤摘要】

本专利技术涉及一种锁相环系统,尤指一种能够降低锁相环的噪声的。
技术介绍
请参阅图1,图I为现有技术中锁相环的系统结构图,现有技术中的锁相环由鉴频鉴相器PFD、电荷泵CHP、低通滤波器LPF、压控振荡器VCO及数字分频器DIV组成,其中,鉴频鉴相器PFD用于比较输入时钟Fin和反馈时钟Fb之间的相位差,并产生电荷泵控制信号Vup、Vdn来控制电荷泵CHP ;电荷泵CHP受电荷泵控制信号Vup、Vdn的控制,对电压端Vc进行充电或放电;低通滤波器LPF用于滤除电压端Vc上的高频抖动;压控振荡器VCO受电压端Vc的控制,产生输出时钟Fout,通常设定输出时钟Fout与电压端Vc的电压值成一次线性关系;数字分频器DIV用于将输出时钟Fout进行分频后得到反馈时钟Fb。 现有技术中的锁相环系统结构存在的问题是无法同时抑制输入时钟Fin的噪声和压控振荡器VCO的相位噪声,若要抑制输入时钟Fin的噪声,必须设置环路带宽Wc〈(1/10) Fin ;若要抑制压控振荡器VCO的相位噪声,必须让环路带宽Wc越大越好,显然,环路带宽的设计通常很难同时将输入时钟Fin的噪声和压控振荡器VCO的相位噪声抑本文档来自技高网...

【技术保护点】
一种锁相环系统,其特征在于:所述锁相环系统包括一输入端,一与所述输入端相连的第一鉴频鉴相器,一与所述第一鉴频鉴相器相连的第一电荷泵,一与所述第一电荷泵相连的第一低通滤波器,一与所述第一电荷泵及所述第一低通滤波器相连的第一压控振荡器,一与所述第一压控振荡器相连的第二鉴频鉴相器,一与所述第二鉴频鉴相器相连的第二电荷泵,一与所述第二电荷泵相连的第二低通滤波器,一与所述第二电荷泵及所述第二低通滤波器相连的第二压控振荡器,一与所述第二压控振荡器相连的输出端,一与所述第一鉴频鉴相器、所述第二压控振荡器及所述输出端相连的第一数字分频器,一与所述第二鉴频鉴相器、所述第二压控振荡器及所述输出端相连的第二数字分频...

【技术特征摘要】

【专利技术属性】
技术研发人员:范方平
申请(专利权)人:四川和芯微电子股份有限公司
类型:发明
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1