本发明专利技术涉及基于分数输入和输出相位而操作的数字锁相环。在一个方面中，数字PLL(DPLL)基于输入和输出相位的分数部分而操作。所述DPLL累加至少一个输入信号以获得输入相位。所述DPLL(例如)使用时间/数字转换器(TDC)基于来自振荡器的振荡器信号与参考信号之间的相位差来确定输出相位的分数部分。所述DPLL基于所述输入相位的所述分数部分和所述输出相位的所述分数部分来确定相位误差。所述DPLL接着基于所述相位误差而产生用于所述振荡器的控制信号。在另一方面中，DPLL包括合成累加器，所述合成累加器基于所述参考信号通过追踪振荡器信号周期的数目来确定粗略输出相位。
【技术实现步骤摘要】
本专利技术大体上涉及电子元件，且更具体来说，涉及数字锁相环。
技术介绍
锁相环(PLL)为许多电子电路的整体部分且在通信电路中尤其重要。举例来说， 数字电路使用时钟信号来触发同步电路(例如，触发器)。发射器和接收器将本地振荡器(LO)信号分别用于上变频转换和下变频转换。用于无线通信系统的无线装置(例如，蜂窝式电话)通常将时钟信号用于数字电路且将LO信号用于发射器和接收器。用振荡器来产生时钟信号和LO信号，且通常用PLL来控制时钟信号和LO信号的频率。PLL通常包括用以调整来自振荡器的振荡器信号的频率和/或相位的各种电路块。这些电路块可能会消耗相对大量的功率，此对于例如蜂窝式电话的便携式装置来说可能为不合意的。因此，此项技术中需要在不牺牲性能的情况下减少PLL的功率消耗的技术。
技术实现思路
本文中描述具有良好性能和较低功率消耗的数字PLL (DPLL)。DPLL为具有以数字方式实施的电路块而非具有模拟电路的PLL。数字实施可提供一些优点，例如较低的成本、较小的电路面积等。在一个方面中，DPLL可基于输入和输出相位的分数部分来操作。DPLL可累加可包括调制信号的至少一个输入信号以获得输入相位。DPLL可(例如)使用时间/数字转换器(TDC)基于来自振荡器的振荡器信号与参考信号之间的相位差来确定输出相位的分数部分。DPLL接着可基于所述输入相位的分数部分和所述输出相位的分数部分来确定相位误差。分数部分可具有所述振荡器信号的一个周期的范围。在一种设计中，DPLL可确定所述输出相位的分数部分与所述输入相位的分数部分之间的相位差。DPLL接着可将预定值(例如，一个振荡器周期)添加到所述相位差或从所述相位差减去所述预定值(如果需要)，以使得所得相位误差在预定范围内(例如，负的二分之一个振荡器周期到正的二分之一个振荡器周期)。DPLL可基于所述相位误差而产生用于所述振荡器的控制信号。在另一方面中，DPLL可包括合成累加器(synthesized accumulator)和TDC。所述合成累加器可通过追踪振荡器信号的周期的数目来确定粗略输出相位。可基于具有比所述振荡器信号的频率低的频率的参考信号来更新所述合成累加器。所述TDC可基于所述振荡器信号与所述参考信号之间的相位差来确定精细输出相位。DPLL可基于所述粗略输出相位、所述精细输出相位和所述输入相位来产生用于振荡器的控制信号。以下更详细地描述本专利技术的各个方面和特征。附图说明图I展示DPLL的框图。图2展示TDC的输出对输入的图表。图3展不基于分数输入和输出相位而操作的DPLL的框图。图4展示合成累加器的操作。图5展示具有合成累加器的DPLL的框图。图6展示具有合成累加器的相位检测器的框图。 图7展示TDC的示意图。图8展示具有合成累加器的另一 DPLL的框图。图9展示通信装置的框图。图10展示用于控制振荡器的过程。图11展示用于控制振荡器的另一过程。具体实施例方式图I展示DPLL 100的设计的框图。在DPLL 100内，求和器110接收调制信号M(t)并对其求和，所述调制信号M(t)对于用于通信的频道的中心频率来说具有静态值。输入累加器112累加求和器110的输出并提供输入相位P (t)。所述累加本质上将频率转换成相位。通过参考信号触发输入累加器112，所述参考信号可具有固定频率fMf。还用所述参考信号来更新DPLL 100内的各种电路块和信号，且t为所述参考信号的索引。射频(RF)累加器122针对每一振荡器周期递增一，振荡器周期为来自受控振荡器118的振荡器信号的一个周期。锁存器124在由所述参考信号触发时锁存RF累加器122的输出且提供粗略/整数输出相位Aa^TDC 130接收所述振荡器信号和所述参考信号，在由所述参考信号触发时确定所述振荡器信号的相位，且提供TDC输出F(t)，TDC输出F(t)指示所述振荡器信号与所述参考信号之间的精细/分数相位差。TDC 130实施用于DPLL 100的分数相位传感器。求和器126接收粗略输出相位A (t)和TDC输出F(t)并对其求和，且提供反馈相位Z (t)，反馈相位Z (t)为对输出相位B (t)的估计。求和器114接收反馈相位Z (t)并从输入相位P (t)减去反馈相位Z (t)，且提供相位误差E(t)。环滤波器116对所述相位误差滤波且提供用于振荡器118的控制信号S (t)。环滤波器116设定DPLL 100的环动态。所述控制信号调整振荡器118的频率，以使得振荡器信号的相位遵照调制的相位。控制信号可具有任何适宜数目个位的分辨率，例如，8、12、16、20、24或更多位的分辨率。振荡器118可为数字受控振荡器(DCO)、电压受控振荡器(VCO)、电流受控振荡器(ICO)，或频率可由控制信号调整的某一其它类型的振荡器。振荡器118可在标称频率f；s。下操作，标称频率f；s。可由使用DPLL 100的应用来确定。举例来说，DPLL 100可用于无线通信装置，且f。,。可为几百兆赫(MHz)或几千兆赫(GHz)。可基于晶体振荡器(XO)、电压受控晶体振荡器(VCXO)、温度补偿式晶体振荡器(TCXO)或具有准确频率的某一其它类型的振荡器来产生所述参考信号。所述参考信号的频率可远低于所述振荡器信号的频率。举例来说，仁#可为几十册^，而4。可为若干GHz。可以振荡器周期为单位来给出输入相位P (t)、输出相位B (t)和反馈相位Z (t)。在图I中所示的设计中，DPLL 100的反馈路径包括(i)RF累加器122，其用以测量以振荡器周期的整数数目而给出的粗略输出相位；以及(ii)TDC 130，其用以测量由一个振荡器周期的部分给出的精细输出相位。RF累加器122与TDC 130的组合测量总输出相位B⑴，总输出相位B (t)包括来自RF累加器122的粗略/整数部分和来自TDC 130的精细/分数部分。在本文中的描述中，术语“精细”与“分数”互换使用，且术语“粗略”与“整数”也互换使用。从所述输入相位减去反馈相位Z(t)(其是对输出相位的估计)以获得用于环滤波器116的相位误差。可基于所述参考信号来操作DPLL 100中的除RF累加器122外的所有方框。RF累加器122基于振荡器信号而操作，振荡器信号的频率可比所述参考信号高许多倍。因此，RF累加器122可占DPLL 100的总功率消耗的大部分(例如，50%左右)。因此，可需要在RF累加器122关闭的情况下操作DPLL 100以便节省电池功率。 在一个参考周期(其为参考信号的一个周期)中，可将总输出相位Θ total给出为Θ total = 2 π · fosc/fref 弧度。等式(I)可以振荡器周期为单位来给出总输出相位且可将其分成整数部分Θ int和分数部分0fM。。可以振荡器周期的整数数目或2π弧度的整数倍来给出整数部分eint。可由一个振荡器周期的部分或在O到2π弧度的范围内来给出分数部分θ Μ。。可如下给出整数部分θ int和分数部分θ frac :爲Bf= 2/Γ *以及等式⑵ ' 9Θ frac= Θ total- Θ int,等式⑶其中《 L表示下取整运算符(floor operator)。RF累加器122可通过确定在一个参考周期内的振荡器周期的数本文档来自技高网...
【技术保护点】
一种设备，其包含：振荡器，其经配置以产生振荡器信号；以及数字锁相环(DPLL)，其经配置以接收来自所述振荡器的所述振荡器信号和参考信号且产生用于所述振荡器的控制信号，所述DPLL包含经配置以通过记录所述振荡器信号的周期的数目来确定粗略输出相位的合成累加器，所述合成累加器是基于具有比所述振荡器信号的频率低的频率的所述参考信号而被更新。
【技术特征摘要】
1.一种设备，其包含 振荡器，其经配置以产生振荡器信号；以及 数字锁相环(DPLL)，其经配置以接收来自所述振荡器的所述振荡器信号和参考信号且产生用于所述振荡器的控制信号，所述DPLL包含经配置以通过记录所述振荡器信号的周期的数目来确定粗略输出相位的合成累加器，所述合成累加器是基于具有比所述振荡器信号的频率低的频率的所述参考信号而被更新。2.根据权利要求I所述的设备，其中所述合成累加器在每一更新时间间隔中由第一整数值或第二整数值进行更新，所述第一和第二整数值是由所述振荡器信号的所述频率和所述参考信号的所述频率确定的连续整数值。3.根据权利要求2所述的设备，其中所述DPLL进一步包含评估单元，所述评估单元经配置以在每一更新时间间隔中评估所述第一和第二整数值的两个假设，且基于对所述两个假设的所述评估的结果来提供对在每一更新时间间隔中由所述第一或第二整数值更新所述合成累加器的指示。4.根据权利要求3所述的设备，其中所述DPLL进一步包含时间/数字转换器(TDC)，所述TDC经配置以基于所述振荡器信号与所述参考信号之间的相位差来确定精细输出相位，且其中所述评估单元经配置以基于所述第一和第二整数值、所述粗略输出相位、所述精细输出相位和输入相位来评估所述两个假设。5.根据权利要求4所述的设备，其中所述评估单元经配置以基于所述第一整数值、所述粗略输出相位和所述精细输出相位来确定第一假设的输出相位，基于所述第二整数值、所述粗略输出相位和所述精细输出相位来确定第二假设的输出相位，且提供对在所述第一假设的输出相位比所述第二假设的输出相位更接近于所述...
【专利技术属性】
技术研发人员：加里·约翰·巴兰坦，孙博，
申请(专利权)人：高通股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。