一种制作半导体器件的方法技术

本发明专利技术公开了一种制作半导体器件的方法，包括：提供半导体衬底，在所述半导体衬底上形成沟槽结构；在所述半导体衬底上及所述沟槽结构中形成铜晶种层；采用轰击工艺和热回流法处理所述铜晶种层。根据本发明专利技术的制造工艺可以有效避免在后段制程中出现铜孔洞问题。

【技术实现步骤摘要】
【专利摘要】本专利技术公开了，包括：提供半导体衬底，在所述半导体衬底上形成沟槽结构；在所述半导体衬底上及所述沟槽结构中形成铜晶种层；采用轰击工艺和热回流法处理所述铜晶种层。根据本专利技术的制造工艺可以有效避免在后段制程中出现铜孔洞问题。【专利说明】
本专利技术涉及半导体制造工艺，尤其涉及一种避免在后段制程（BE0L)中出现铜孔洞 (Void)的方法。
技术介绍
在半导体制造工艺中，随着集成电路制造工艺的不断进步，芯片集成度的不断提 高，在降低互连线的RC延迟、改善电迁移等方面，金属铜与金属铝相比具有低电阻系数，高 熔点和优良的电迁移耐力，在较高的电流密度和低功率的条件下也可以使用。同时，在双嵌 入式工艺（Dual damascene)，又称双大马革工艺，以及电化学电镀工艺中，铜互连具有成本 低、较好性能和稳定性。因此，铜材料已被广泛地应用于前沿的集成电路制造工艺中，尤其 对于先进的技术工艺，金属铜材料是最好的选择代替传统的铝/铜合金的互连结构。其中， 在高性能的铜互连结构中检测缺陷和减少缺陷是最关键的，缺陷的减少最终能够提高半导 体器件的可靠性和良品率。 通常采用被动电压对比度（Passive Voltage Contrast, PVC)的方法对缺陷的进 行测试。具体的测试方法为在分析接触孔的失效机制时，采用反应离子刻蚀（RIE)工艺将 接触孔上层的覆盖层去除，使所要观测的接触孔的上端刚好暴露出来，被动电压对比度技 术结合聚焦离子束（FIB)和扫描电镜（SEM)电子束对器件的缺陷定位和分析。 图1A-1C为根据现有技术制作铜填充的相关步骤所获得的器件的剖视图。 如图1A所示，提供半导体衬底(未示出），在半导体衬底上形成介质层(未示出），刻 蚀所述介质层形成沟槽结构，接着，采用选择性离子化物理气相沉积（selective ionized PVD)的方法在半导体衬底上和沟槽结构中沉积形成扩散阻挡层100和铜晶种层101，以形 成沟槽结构102。在采用选择性离子化物理气相沉积的方法依次沉积扩散阻挡层100和铜 晶种层101的过程中，沉积材料从沟槽的顶部和侧壁入口沉积，其中在沟槽结构顶部沉积 的速率为X，在沟槽结构底部沉积的速率为Y，在沟槽结构顶部沉积的速率大于在底部沉积 的速率，即X>Y。这样会先在沟槽结构的顶部沉积形成铜层，产生突悬，缩小了沟槽结构开口 尺寸。 如图1Β所示，在沉积形成沟槽结构102之后，采用热回流法（thermal reflow)使 铜晶种层101的表面变的平坦，通过加热和回旋的方式使沉积形成在铜晶种层101上的填 充材料在重力和自身张力的作用下，消除铜晶种层101表面的起伏形貌，以形成铜晶种层 103。其中，在温度为200?300°C的条件下执行热回流工艺。 如图1C所示，使用电化学电镀（electroplating)的方法对沟槽结构102进行填 充，即在铜晶种层103的表面形成铜金属层105,通过对有机物和无机物水浴成分和补给的 即时分析可以维持稳定的电镀工艺。或者，可以采用电化学电镀的方法直接填充沟槽结构 102,即不使用热回流工艺处理铜晶种层101，直接使用电化学电镀的方法在铜金属层101 上沉积形成铜金属层105。 在现有技术中，制作的逻辑产品（logic produce)很容易产生铜孔洞。如图1A-1C 所示，在采用选择等离子化物理气相沉积的方法填充沟槽结构时，由于在沟槽结构顶部沉 积的速率大于底部沉积的速率，会现在半导体衬底上和沟槽结构的顶部形成铜层，产生突 悬，影响后续的填充工艺，在形成的互连结构中产生孔洞104和孔洞106。在铜互连结构中 产生的铜孔洞将影响铜互连结构的电连接特性和机械特性，从而降低铜互连的寿命和良品 率。 因此，目前急需一种避免在后段制程（BE0L)中出现铜孔洞（Void)的方法，以解决 上述问题。
技术实现思路
在
技术实现思路
部分中引入了一系列简化形式的概念，这将在【具体实施方式】部分中进 一步详细说明。本专利技术的
技术实现思路
部分并不意味着要试图限定出所要求保护的技术方案的 关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。 为了解决现有技术中存在的问题，本专利技术提出了，包 括：提供半导体衬底，在所述半导体衬底上形成沟槽结构；在所述半导体衬底上及所述沟 槽结构中形成铜晶种层；采用轰击工艺和热回流法处理所述铜晶种层。 优选地，多次采用所述轰击工艺和所述热回流法处理所述铜晶种层。 优选地，执行所述轰击工艺和所述热回流法的次数至少为3次。 优选地，所述轰击工艺的轰击功率为100瓦?2000瓦。 优选地，所述轰击工艺的真空腔室内的压强小于0. 1毫托。 优选地，所述轰击工艺采用的气体为氩。 优选地，所述热回流法的温度为200°C?400°C。 优选地，还包括在所述沟槽结构中沉积形成铜金属层的步骤。 优选地，采用电化学电镀的方法沉积所述铜金属层。 优选地，采用选择性离子化物理气相沉积的方法形成所述铜晶种层。 优选地，还包括在所述铜晶种层与所述沟槽结构之间形成扩散阻挡层的步骤。 优选地，采用选择性离子化物理气相沉积的方法形成所述扩散阻挡层。 综上所示，根据本专利技术的制造工艺可以有效避免在后段制程中出现铜孔洞问题。 【专利附图】【附图说明】 本专利技术的下列附图在此作为本专利技术的一部分用于理解本专利技术。附图中示出了本发 明的实施例及其描述，用来解释本专利技术的原理。在附图中， 图1A-图1C为根据现有技术制作铜填充的相关步骤所获得的器件的剖视图； 图2A-图2E为根据本专利技术制作铜填充的相关步骤所获得的器件的剖视图； 图3为根据本专利技术一个实施方式制作铜填充的工艺流程图。 【具体实施方式】 在下文的描述中，给出了大量具体的细节以便提供对本专利技术更为彻底的理解。然 而，对于本领域技术人员来说显而易见的是，本专利技术可以无需一个或多个这些细节而得以 实施。在其他的例子中，为了避免与本专利技术发生混淆，对于本领域公知的一些技术特征未进 行描述。 为了彻底了解本专利技术，将在下列的描述中提出详细的步骤，以便说明本专利技术中的 铜填充工艺是如何有效避免在后段制程中出现铜孔洞问题。显然本专利技术的较佳实施例详细 的描述如下，然而去除这些详细描述外，本专利技术还可以具有其他实施方式。 为了克服在后段制程中出现铜填充的孔洞问题，本专利技术提出了一种改进的铜填充 的方法。参照图2A至图2E，示出根据本专利技术一个方面的实施例的相关步骤的剖视图。 如图2A所示，提供半导体衬底(未示出），半导体衬底包括前段工艺中所形成的器 件结构层，例如金属互连结构层等。具体举例为导线层形成于衬底内，导线层是需要引出到 器件表面的金属层。接着，在半导体衬底上形成刻蚀停止层（未示出）和层间介质层(未示 出），刻蚀所述层间介质层形成沟槽结构(未示出）。然后，在所述半导体衬底上和沟槽结构 中依次沉积形成扩散阻挡层200和种子层201a，形成沟槽结构202。通常采用物理气相沉 积（PVD)的方法制备扩散阻挡层，扩散阻挡层可于介于-40°C?400°C的温度与约介于0. 1 毫托（本文档来自技高网...

【技术保护点】
一种制作半导体器件的方法，包括：提供半导体衬底，在所述半导体衬底上形成沟槽结构；在所述半导体衬底上及所述沟槽结构中形成铜晶种层；采用轰击工艺和热回流法处理所述铜晶种层。

【技术特征摘要】

【专利技术属性】
技术研发人员：周鸣，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：上海;31