半导体结构及其制造方法技术

本发明专利技术提供一种半导体结构及其制造方法，该方法通过在导电互连结构表面沉积一层金属铝，然后对该金属铝层表面进行氧等离子体处理，从而在该层金属铝表面生成一层氧化铝；最后在所述氧化铝表面形成低k介电层NDC。由于导电金属之间具有较好的粘合性，同时NDC层与氧化铝之间也具有良好地粘附性，因此从整体上改善了导电互连结构与NDC层之间的粘附性，提高了半导体器件的良率和可靠性。

【技术实现步骤摘要】
半导体结构及其制造方法
本专利技术涉及一种半导体制造
，特别是涉及一种能提高中金属互连结构与金属粘附层之间粘附性的半导体结构及其制造方法。
技术介绍
随着集成电路向微型化的发展，半导体器件CMOS已具有深亚微米结构，半导体集成电路中包含数量巨大的半导体元器件。在这种大规模集成电路中，元件之间的高性能高密度的连接不仅在单个互连层中互连，而且要在多层之间互连。因此，通常提供的多层互连结构，其中多个互连层之间相互堆叠，且多个互连层之间设有绝缘介质层。预先在层间绝缘介质层中形成通孔和沟槽，然后用导电材料例如铜、铝等填充所述通孔和沟槽形成互连结构。在集成电路工艺中，有着热稳定性、抗湿性的氧化硅一直是金属互连线之间使用的主要绝缘材料，金属铝则是芯片中电路互连导线的主要材料。然而，随着半导体工业进入深亚微米时代，尤其当特征尺寸越来越小时，互连延迟已经超过门延迟成为提高工作速度的最大障碍。铜电镀、化学机械研磨工艺以及大马士革工艺技术的日益成熟，解决了降低导线电阻方面的问题，然而，在降低寄生电容方面，由于工艺上和导线电阻的限制，使得我们无法考虑通过几何上的改变来降低寄生电容值。除了低k介电常数以外，低k材料还必须满足很多严格的要求才能成功运用在集成电路中，这些要求包括良好地热稳定性、机械强度大、热导率高、水汽吸收小、易于图形化以及与CMP工艺兼容等。然而，目前大部分低k介电材料还不完全具备这样的特点。例如现有技术中，在半导体结构中，常在具有导电互连结构的低k介电材料层上形成金属粘附层，所述金属粘附层一般是粘附性比较好的低介电常数材料，通常采用含碳的氮化物NDC，不但起到扩散阻挡的作用，还用于平衡复合扩散阻挡层整体的介电常数值。但是，该结构存在如下问题：由于低k介电材料具有较低的机械强度，且金属铜与所述NDC的粘附性比较差，使得两种材料的界面处容易出现断裂和分层。鉴于此，如何提出一种改善低k介电材料层与金属铜之间粘附性的方法以及用该方法制作的半导体结构成为目前亟待解决的问题。
技术实现思路
鉴于以上所述现有技术的缺点，本专利技术的目的在于提供一种半导体结构及其制备方法，用于解决现有技术中低k介电材料层与金属铜之间粘附性差的问题。为实现上述目的及其他相关目的，本专利技术提供一种半导体结构的制造方法，所述制造方法至少包括：1)提供一基片，该基片具有第一金属粘附层以及位于该第一金属粘附层表面的第一介电层，然后在该第一介电层上表面依次形成第二介电层、硬掩膜层以及阻挡层；2)利用光刻工艺在所述步骤1)的结构上形成特征图形，根据该特征图形并利用干法刻蚀形成用于互连的特征结构；3)利用导电金属填充所述特征结构并覆盖所述步骤2)中形成的结构，接着利用化学机械研磨工艺对所述导电金属进行平坦化处理，并使填充在所述特征结构中的导电金属表面低于所述第一介电层的上表面以形成凹槽；4)在所述步骤3)形成的结构上依次沉积金属铝、氧化物牺牲层、以及底部抗反射层，利用灰化工艺去除所述凹槽之外的底部抗反射层，同时减薄在所述凹槽中底部抗反射层的厚度；5)以凹槽中底部抗反射层为掩膜，利用干法刻蚀工艺依次除去部分氧化物牺牲层、部分金属铝层、以及阻挡层，最后除去凹槽中的底部抗反射层；6)再次进行干法刻蚀，除去所述硬掩膜层以及凹槽中剩余的氧化物牺牲层，以露出第二介电层以及凹槽中的残留的金属铝层；7)对所述第二介电层和凹槽中的金属铝层进行氧等离子处理，在除去所述第二介电层的同时在所述金属铝表面生成一层氧化铝；经过DHF湿法清洗后，然后在所述第一介电层以及氧化铝表面沉积第二金属粘附层。可选地，所述第一介电层的材质为多孔低K介电材料；所述第二介电层的材质为致密的低K介电材料；所述硬掩膜层的材质为四已氧基硅烷基体氧化物HMTEOS；所述阻挡层的材质为TiN；所述第一金属粘附层和第二金属粘附层的材质为含碳的氮化硅NDC。可选地，所述步骤5)和步骤6)中的干法刻蚀采用氯等离子体来去除阻挡层TiN和金属铝层，采用氟等离子体来去除所述氧化物牺牲层和硬掩膜层。可选地，所述步骤2)中的光刻工艺包括在所述阻挡层上依次沉积氧化物牺牲层、底部抗反射层以及光致抗蚀剂掩膜，将所述光致抗蚀剂掩膜上的图形复制到所述步骤1)的结构上后，除去所述光致抗蚀剂掩膜、底部抗反射层以及氧化物牺牲层。可选地，所述步骤2)中的特征结构为通孔、沟槽、或通孔与沟槽的双镶嵌结构；所述步骤4)中金属铝层的厚度为100nm～1000nm。可选地，所述步骤7)中的等离子体源为O3、O2或其中任何一种与N2的混合气体；进一步可选地，当所述等离子体源为N2时，N2的流量为100sccm～2000sccm,等离子刻蚀腔溅射的功率为100w～2000w,压强为10-3torr～7torr,温度为10℃～400℃。本专利技术的另一目的是提供一种半导体结构，包括：基片，具有第一金属粘附层以及位于该第一金属粘附层表面的第一介电层；第二金属粘附层，形成于所述第一介电层表面；金属互连结构，镶嵌于所述第一介电层中的；复合粘附层，粘附于所述金属互连结构与所述第二金属粘附层之间。可选地，所述第一金属粘附层和第二金属粘附层的材质为含碳的氮化硅NDC。可选地，所述第一介电层的材质为多孔的低k介电材料。可选地，所述金属互连结构的材质为铜；所述金属互连结构为用于层间互连的楔形导电金属或介质层沟槽中互连的导线。可选地，所述复合粘附层自下向上包括金属铝层和氧化铝层。如上所述，本专利技术的一种半导体结构及其制造方法，具有以下有益效果：本专利技术的一种半导体结构及其制造方法，该方法通过在导电互连结构表面沉积一层金属铝，然后对该金属铝层表面进行氧等离子体处理，从而在该层金属铝表面生成一层氧化铝；最后在所述氧化铝表面形成低k介电层NDC，由于所述第二金属粘附层与氧化铝层之间也具有良好地粘附性，因此从整体上改善了导电金属Cu与NDC层之间的粘附性，提高了制造半导体器件的良率。由本专利技术的方法制造的半导体结构，所述复合粘附层作为金属互连结构与第二金属粘附层之间的过渡层，由于所述复合粘附层分别于位于其上下表面的第二金属粘附层与金属互连结构具有良好地粘附层，因此提高了半导体器件的可靠性。附图说明图1a～1k显示为本专利技术的一种半导体结构的制造工艺截面图。图2显示为本专利技术的半导体结构截面图。元件标号说明1基片10第一金属粘附层11第一介电层12第二介电层13硬掩膜层14阻挡层15氧化物牺牲层16底部抗反射层17光刻胶170特征图形开口18通孔19导电金属20凹槽21金属铝层22氧化铝层23第二金属粘附层24金属互连结构S1-S7步骤具体实施方式以下通过特定的具体实例说明本专利技术的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本专利技术的其他优点与功效。本专利技术还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本专利技术的精神下进行各种修饰或改变。请参阅图1a至图1k和图2。需要说明的是，本实施例中所提供的图示仅以示意方式说明本专利技术的基本构想，遂图式中仅显示与本专利技术中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。如图所示，本专利技术提供一种半导体结本文档来自技高网...

【技术保护点】
一种半导体结构的制造方法，其特征在于，所述制造方法至少包括：1）提供一基片，该基片具有第一金属粘附层以及位于该第一金属粘附层表面的第一介电层，然后在该第一介电层上表面依次形成第二介电层、硬掩膜层以及阻挡层；2）利用光刻工艺在所述步骤1）的结构上形成特征图形，根据该特征图形并利用干法刻蚀形成用于互连的特征结构；3）利用导电金属填充所述特征结构并覆盖所述步骤2）中形成的结构，接着利用化学机械研磨工艺对所述导电金属进行平坦化处理，并使填充在所述特征结构中的导电金属表面低于所述第一介电层的上表面以形成凹槽；4）在所述步骤3）形成的结构上依次沉积金属铝、氧化物牺牲层、以及底部抗反射层，利用灰化工艺去除所述凹槽之外的底部抗反射层，同时减薄在所述凹槽中底部抗反射层的厚度；5）以凹槽中底部抗反射层为掩膜，利用干法刻蚀工艺依次除去部分氧化物牺牲层、部分金属铝层、以及阻挡层，最后除去凹槽中的底部抗反射层；6）再次进行干法刻蚀，除去所述硬掩膜层以及凹槽中剩余的氧化物牺牲层，以露出第二介电层以及凹槽中的残留的金属铝层；7）对所述第二介电层和凹槽中的金属铝层进行氧等离子处理，在除去所述第二介电层的同时在所述金属铝表面生成一层氧化铝；经过DHF湿法清洗后，然后在所述第一介电层以及氧化铝表面沉积第二金属粘附层。...

【技术特征摘要】
1.一种半导体结构的制造方法，其特征在于，所述制造方法至少包括：1)提供一基片，该基片具有第一金属粘附层以及位于该第一金属粘附层表面的第一介电层，然后在该第一介电层上表面依次形成第二介电层、硬掩膜层以及阻挡层；2)利用光刻工艺在所述步骤1)的结构上形成特征图形，根据该特征图形并利用干法刻蚀形成用于互连的特征结构；3)利用导电金属填充所述特征结构并覆盖所述步骤2)中形成的结构，接着利用化学机械研磨工艺对所述导电金属进行平坦化处理，并使填充在所述特征结构中的导电金属表面低于所述第一介电层的上表面以形成凹槽；4)在所述步骤3)形成的结构上依次沉积金属铝、氧化物牺牲层、以及底部抗反射层，利用灰化工艺去除所述凹槽之外的底部抗反射层，同时减薄在所述凹槽中底部抗反射层的厚度；5)以凹槽中底部抗反射层为掩膜，利用干法刻蚀工艺依次除去部分氧化物牺牲层、部分金属铝层、以及阻挡层，最后除去凹槽中的底部抗反射层；6)再次进行干法刻蚀，除去所述硬掩膜层以及凹槽中剩余的氧化物牺牲层，以露出第二介电层以及凹槽中的残留的金属铝层；7)对所述第二介电层和凹槽中的金属铝层进行氧等离子处理，在除去所述第二介电层的同时在所述金属铝表面生成一层氧化铝；经过DHF湿法清洗后，然后在所述第一介电层以及氧化铝表面沉积第二金属粘附层。2.根据权利要求1所述的半导体结构的制造方法，其特征在于：所述第一介电层的材质为多孔低k介电材料；所述第二介电层的材质为致密的低k介电材料；所述硬掩膜层的材质为四已氧基硅烷基体氧化物HMTEOS；所述阻挡层的材质为TiN；所述第一金属粘附层和第二金属粘附层的材质为含碳的氮化硅NDC。3.根据权利要求2所述的半导体结构的制造方法，其特征在于：所述步骤5)和步骤6)中的干法刻蚀采用氯等离子体来去除阻挡层TiN和金属铝层，采用氟等离子体来去除所述氧化物牺牲层和硬掩膜层。4.根据权利要求1所述的半导体...

【专利技术属性】
技术研发人员：周鸣，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：上海;31