半导体芯片、半导体集成电路、半导体系统以及驱动半导体系统的方法技术方案

描述了一种包括半导体集成电路或半导体芯片的半导体系统、以及驱动所述半导体系统的方法。所述半导体集成电路包括：多个半导体芯片；至少一个第一芯片通孔，所述至少一个第一芯片通孔适用于穿通多个半导体芯片、并且在多个半导体芯片之间传递源ID码；多个第二芯片通孔，所述多个第二芯片通孔适用于穿通多个半导体芯片、并且在多个半导体芯片之间传递多个芯片选择信号，其中，半导体芯片通过选择用于半导体芯片的唯一ID码和当半导体芯片故障时用于预设的半导体芯片的可替选的ID码中的一个响应于芯片ID码而将芯片选择信号中的一个用作内部芯片选择信号。

【技术实现步骤摘要】
半导体芯片、半导体集成电路、半导体系统以及驱动半导体 系统的方法 相关申请的交叉引用 本申请要求2013年4月19日提交的申请号为10-2013-0043283的韩国专利申请 的优先权，其全部内容通过引用合并于此。
本专利技术的示例性实施涉及一种半导体设计技术，更具体而言，涉及一种半导体芯 片、包括半导体芯片的半导体集成电路、包括半导体集成电路的半导体系统以及一种驱动 半导体系统的方法。
技术介绍
总体来说，半导体集成电路的封装技术一直在不断开发，以满足半导体集成电路 的小型化及其安装可靠性的要求。近来，各种层叠封装技术已经被开发，以满足小尺寸和多 功能的电气/电子产品的要求。 在半导体行业中使用的层叠涉及垂直地层叠至少两个半导体芯片或封装体。例 如，在半导体存储器件的情况下，可以通过层叠封装来实施存储容量是半导体集成工艺期 间可以实施的存储容量的两倍或更多倍的产品。另外，由于层叠封装可以具有诸如存储容 量、安装密度和安装面积的利用率增大等优点，所以已经加速对层叠封装的研究和开发。 层叠封装可以通过将各半导体芯片层叠、然后逐一将层叠的半导体芯片封装本文档来自技高网...

【技术保护点】
一种半导体芯片，包括：标识ID选择控制单元，所述ID选择控制单元适用于产生ID选择信号，所述ID选择信号用于选择用于所述半导体芯片的唯一ID码和用于当所述半导体芯片故障时预设的半导体芯片的可替选的ID码中的一个；以及芯片ID码发生单元，所述芯片ID码发生单元适用于通过响应于所述ID选择信号而选择所述唯一ID码和所述可替选的ID码中的一个来产生芯片ID码；以及芯片选择信号输入单元，所述芯片选择信号输入单元适用于通过响应于所述芯片ID码而选择多个芯片选择信号中的一个来产生内部芯片选择信号。

【技术特征摘要】
2013.04.19 KR 10-2013-00432831. 一种半导体芯片，包括： 标识ID选择控制单元，所述ID选择控制单元适用于产生ID选择信号，所述ID选择信 号用于选择用于所述半导体芯片的唯一 ID码和用于当所述半导体芯片故障时预设的半导 体芯片的可替选的ID码中的一个；以及 芯片ID码发生单元，所述芯片ID码发生单元适用于通过响应于所述ID选择信号而选 择所述唯一 ID码和所述可替选的ID码中的一个来产生芯片ID码；以及 芯片选择信号输入单元，所述芯片选择信号输入单元适用于通过响应于所述芯片ID 码而选择多个芯片选择信号中的一个来产生内部芯片选择信号。2. 如权利要求1所述的半导体芯片，还包括： 唯一 ID分配单元，所述唯一 ID分配单元适用于通过对分配给相邻的半导体芯片的唯 一 ID码递增计数或递减计数来产生所述唯一 ID码；以及 可替选的ID分配单元，所述可替选的ID分配单元适用于产生与分配给另一个半导体 芯片的唯一 ID码相对应的可替选的ID码。3. 如权利要求2所述的半导体芯片，其中，所述唯一 ID分配单元包括加法器或减法器。4. 如权利要求2所述的半导体芯片，其中，所述可替选的ID分配单元包括熔丝电路以 响应于第一原始信号来编程所述可替选的ID码，所述第一原始信号通过将地址、命令以及 所述内部芯片信号译码而产生。5. 如权利要求2所述的半导体芯片，其中，所述可替选的ID分配单元包括锁存器单元， 所述锁存器单元将第一原始信号锁存以输出所述可替选的ID码，所述第一原始信号通过 将地址、命令以及所述内部芯片选择信号译码而产生。6. 如权利要求1所述的半导体芯片，其中，所述ID选择控制单元包括熔丝电路以响应 于第二原始信号而编程所述ID选择信号，所述第二原始信号通过将地址、命令以及所述内 部芯片选择信号译码而产生。7. 如权利要求1所述的半导体芯片，其中，所述ID选择控制单元包括锁存器单元，所述 锁存器单元将第二原始信号锁存以输出ID选择信号，所述第二原始信号通过将地址、命令 以及所述内部芯片选择信号译码而产生。8. 如权利...

【专利技术属性】
技术研发人员：高在范，
申请(专利权)人：爱思开海力士有限公司，
类型：发明
国别省市：韩国;KR