描述了装置、系统和方法，包括将高速缓冲存储器线至少划分为最高有效部分和次最高有效部分，将高速缓冲存储器线内容存储在寄存器阵列中，以使得每一个高速缓冲存储器线的最高有效部分存储在寄存器阵列的第一行中且每一个高速缓冲存储器线的次最高有效部分存储在寄存器阵列的第二行中。第一行的第一寄存器部分的内容可以提供给桶形移位器，其中，可以对齐该内容且随后将该内容存储在缓冲器中。
【技术实现步骤摘要】
【国外来华专利技术】【专利摘要】描述了装置、系统和方法，包括将高速缓冲存储器线至少划分为最高有效部分和次最高有效部分，将高速缓冲存储器线内容存储在寄存器阵列中，以使得每一个高速缓冲存储器线的最高有效部分存储在寄存器阵列的第一行中且每一个高速缓冲存储器线的次最高有效部分存储在寄存器阵列的第二行中。第一行的第一寄存器部分的内容可以提供给桶形移位器，其中，可以对齐该内容且随后将该内容存储在缓冲器中。【专利说明】用于媒体处理加速器的采集方法和装置
技术介绍
视频面通常以区块格式存储在存储器中，以改进存储器控制器效率。视频处理算法经常需要访问这些视频面内任意位置处的任意矩形尺寸的感兴趣的2D区域(R0I)。这些任意位置可以是未对齐的高速缓冲存储器，且可以跨越几个非相邻的高速缓冲存储器线和/或区块(tile)。为了从这样的位置采集像素，传统方式可以从存储器过量提取像素数据的几个高速缓冲存储器线，随后执行交叉混合(swizzling)、掩码和缩减操作，使得采集过程具有挑战性。高能效的媒体处理通常由可编程向量或标量架构来进行，或者由固定的功能逻辑来进行。在传统的向量实施方式中，可以使用向量采集指令来采集ROI的像素值，这通常包括:从一个高速缓冲存储器线收集像素值的行中的某些值，遮蔽任何无效值，在缓冲器或存储器中存储值，从下一个高速缓冲存储器线收集该行的附加的像素值，并重复这个过程直到采集到像素值的完整的水平的行为止。结果，为了满足区块格式，典型的向量采集过程通常需要使用不同的蒙版(mask)来多次重发相同的高速缓冲存储器线。【专利附图】【附图说明】在附图中通过示例而非限制的方式例示了本文中所描述的材料。为了例示的简单和清楚，附图中例示的元件不一定是按照比例绘制的。例如，为了清楚，可以相对于其他元件而放大某些元件的尺寸。此外，在认为适当的情况下，在附图中重复了附图标记，以表示相应的或类似的元件。在附图中:图1是示例性系统的示意图；图2例示了示例性的过程；图3例示了示例性的区块存储器格式；图4例示了示例性的区块存储器格式；图5、6和7例不了不同环境下图1的不例性系统；图8例示了图2的示例性过程的附加部分；图9例示了溢出条件下图1的示例性系统；以及图10是全部根据本公开内容的至少某些实施方式而布置的示例性系统的示意图。【具体实施方式】现在参考附图来说明一个或多个实施例。尽管论述了特定的结构和布置，但应理解，这仅是出于说明性目的而作出的。本领域技术人员应当认识到，在不脱离本说明书的精神和范围的情况下，可以使用其他结构和布置。对于本领域技术人员而言，本文中所描述的技术和/或布置也可以用于除了本文中所描述的以外的各种其他系统和应用是显而易见的。尽管以下说明阐述了可以在例如这种芯片上系统(SoC)架构的架构中出现的多个实施方式，但本文所述的技术和/或布置的实施方式不局限于特定的架构和/或计算系统，可以由用于类似目的的任意架构和/或计算系统来实现。例如，采用例如多个集成电路(IC)芯片和/或封装的多种架构，和/或多种计算设备，和/或诸如机顶盒、智能电话之类的多种消费电子(CE)设备，可以实现本文所述的技术和/或布置。此外，尽管以下说明可以阐明多个特定细节，例如系统部件的逻辑实施方式、类型和相互关系，逻辑划分/集成选择等，但可以实施所要求保护的主题而不需要这样的特定细节。在其他情况下，例如，可以不详细示出诸如控制结构和完整软件指令序列之类的一些材料，从而不模糊本文中所公开的材料。本文中所公开的材料可以在硬件、固件、软件或其任意组合中实现。本文中所公开的材料也可以实现为存储在机器可读介质上的指令，其可以由一个或多个处理器读取并执行。机器可读介质可以包括用于以机器(例如计算设备)可读的形式存储或发送信息的任意介质和/或机制。例如，机器可读介质可以包括:只读存储器(ROM);随机存取存储器(RAM);磁盘存储介质；光存储介质；闪存设备；电、光、声或其他形式传播的信号(例如，载波、红外信号、数字信号等)，及其他的介质。说明书中引用的“一个实施例”、“一实施例”、“一示例性实施例”等表示所述的实施方式可以包括特定的特征、结构或特性，但是不需要每个实施方式都包括特定的特征、结构或特点。而且，这样的短语不一定指代相同的实施方式。此外，当结合一实施方式来描述特定的特征、结构或特点时，应当指出，这些特征、结构或特点在其他相关实施方式中起作用是在本领域技术人员的知识范围内的，而无论本文中是否明确地说明。图1例示了根据本公开内容的采集引擎100的示例性实施方式。在多个实施方式中，采集引擎100可以构成媒体处理加速器的至少一部分。采集引擎100包括寄存器阵列102、桶形移位器104、两个采集寄存器缓冲器(GRB)106和108和多路复用器(MUX)llO。寄存器阵列102包括具有多个寄存器存储位置或部分122的多个俄罗斯方块寄存器(tetrisregister) 112、114、116、118和120。在多个实施方式中，根据本公开内容的俄罗斯方块寄存器可以是任意临时存储逻辑，例如被配置为字节标记的或使能的处理器寄存器逻辑。根据本公开内容，采集引擎100可以用于从存储在诸如高速缓冲存储器(例如LI高速缓冲存储器)之类的存储器中的视频面的感兴趣的区域(ROI)采集视频数据。在多个实施方式中，ROI可以包括任意类型的视频数据，例如像素强度值等。在多个实施方式中，弓I擎100可以被配置为存储从高速缓冲存储器(未示出)接收的多个高速缓冲存储器线(CL)的内容，从而跨过阵列102的俄罗斯方块寄存器112-120中的相对应的一个的部分122来存储每个高速缓冲存储器线(例如CL1、CL2等)。在多个实施方式中，俄罗斯方块寄存器的第一部分可以构成阵列102的第一行124，而俄罗斯方块寄存器的第二部分可以构成阵列的第二行126，如此类推。根据本公开内容，高速缓冲存储器线内容可以存储在阵列102中，以使得每个CL的内容的不同部分存储在俄罗斯方块寄存器中的相对应的一个的不同部分中。例如，在多个实施方式中，CLl的最高有效部分可以存储在俄罗斯方块寄存器112的第一部分128中，而CL2的最高有效部分可以存储在俄罗斯方块寄存器114的第一部分130中，如此类推。CLl的次最高有效部分可以存储在俄罗斯方块寄存器112的第二部分132中，而CL2的次最高有效部分可以存储在俄罗斯方块寄存器114的第二部分134中，如此类推。根据本公开内容，阵列102的行的数量可以与待处理的高速缓冲存储器线中的八进制字(OW)的数量相匹配，而阵列102的列的数量(及因此所采用的俄罗斯方块寄存器的数量)可以与高速缓冲存储器线OW加一的数量相匹配。在图1的示例中，引擎100可以配置为采集64字节的高速缓冲存储器线，以使得每个俄罗斯方块寄存器都包括四个部分122以存储相对应的高速缓冲存储器线的四个16字节OW部分，并且因此阵列102包括四行。例如，CLl的最高有效OW可以存储在俄罗斯方块寄存器112的部分128中，而CLl的次最高有效OW可以存储在寄存器112的部分132中，如此类推。如以下将更详细解释的那样，为了容纳并处理未对齐的和/或溢出的高速缓冲存储器线内容，根据本公开内容的采集引擎可以包括比存储高速缓冲存储器线本文档来自技高网...
【技术保护点】
一种用于采集像素值的装置，包括：多个俄罗斯方块寄存器，所述多个俄罗斯方块寄存器被布置为寄存器阵列，每一个俄罗斯方块寄存器都至少包括第一寄存器部分和第二寄存器部分，其中，所述寄存器阵列的第一行包括每一个俄罗斯方块寄存器的所述第一寄存器部分，所述寄存器阵列用以存储像素值的多个高速缓冲存储器线，以使得所述寄存器阵列的所述第一行存储每一个高速缓冲存储器线的最高有效部分；桶形移位器，其用以从所述寄存器阵列的所述第一行接收所述多个高速缓冲存储器线的所述最高有效部分作为第一行像素值，所述桶形移位器用以对齐所述第一行像素值；以及第一缓冲器，其用以从所述桶形移位器接收经对齐的第一行像素值。
【技术特征摘要】
【国外来华专利技术】...
【专利技术属性】
技术研发人员：K·瓦伊蒂亚纳坦，B·G·雷迪，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：美国;US
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。