无竞争的存储器配置制造技术

本发明专利技术提供一种包含多个存储块(208)、第一组存取端口(204)以及第二组存取端口(206)的存储器布置(200)。路由电路(209)将所述第一组和第二组存取端口中的每一对耦合到所述存储块中的相应者。每一对包含来自所述第一组的第一存取端口以及来自所述第二组的第二存取端口。所述第一存取端口具有对所述相应存储块的第一部分的写入存取权，但不具有对所述存储块的第二部分的写入存取权，以及具有对所述第二部分的读取存取权，但不具有对所述第一部分的读取存取权。所述第二存取端口具有对所述第二部分的写入存取权，但不具有对所述第一部分的写入存取权，以及具有对所述第一部分的读取存取权，但不具有对所述第二部分的读取存取权。

【技术实现步骤摘要】
【国外来华专利技术】无竞争的存储器配置
一或多个实施例大体上涉及数据存储以及检索。
技术介绍
许多网络装置包含桥接口以将数据从一种协议格式转换为另一种协议格式、路由数据或者执行其它处理。举例来说，桥接口可以经实施以在网络之间转化数据包格式。作为另一实例，桥接口可以用于在网络与计算系统之间转换数据格式。为便于说明，主要参考经配置以在光学网络与连接到其上的计算系统之间提供接口的网桥来描述实施例以及实例。为了减少设计以及调试所需的时间和投资，桥接口可以使用可编程集成电路(IC)来实施，可编程IC包含可经配置以实施电路设计的多个逻辑和路由资源。可编程IC允许在未将电路设计实现为专用IC(ASIC)的情况下实施、测试以及修改电路设计。以此方式，可以减少研发时间以及成本。桥接口通常在存储器中缓冲数据包以便高效处理。传统桥接口使用芯片外存储器(例如，动态随机存取存储器(DRAM))来实施数据缓冲。然而，对于例如那些在光学网络中采用的高传输速度应用(例如，400Gbps全双工)来说，通常在可编程IC封装中没有足够的引脚用以补偿因对存储器的存取冲突造成的吞吐量的减少。一或多个实施例可以解决以上问题中的一或多者。
技术实现思路
存储器布置的一个实施例可包含多个存储块、第一组存取端口以及第二组存取端口。路由电路可以将第一组和第二组存取端口中的每一对耦合到多个存储块中的相应者。每一对存取端口可以包含来自第一组的第一存取端口以及来自第二组的第二存取端口。第一存取端口可以具有对多个存储块中的相应者的第一部分的写入存取权，但不具有对所述存储块的第二部分的写入存取权，以及可以具有对所述存储块的第二部分的读取存取权，但不具有对所述存储块的第一部分的读取存取权。第二存取端口可以具有对相应的存储块的第二部分的写入存取权，但不具有对所述存储块的第一部分的写入存取权，以及可以具有对所述存储块的第一部分的读取存取权，但不具有对所述存储块的第二部分的读取存取权。在此实施例中，多个存储块中的每一者的第一部分各自可以专门用于缓冲流出数据；并且多个存储块中的每一者的第二部分各自可以专门用于缓冲流入数据。多个存储块可以在多个堆叠的半导体裸片上实施。多个存储块中的每一个可以在多个堆叠的半导体裸片中的相应者上实施。在此实施例中，存储器布置可以进一步包括插入件，其中多个堆叠的半导体裸片可以被电耦合到所述插入件正面的触点。多个存储块中的每一个可以包含两个存储片。路由电路可以包含可经配置以调整在多个存储块与第一组和第二组存取端口之间的一或多个路径上的时序的可编程延迟电路。对于所述一或多个路径中展现最少时延的路径，不调整时序。可编程延迟电路可以包含多个多路复用(MUX)可选择路径，MUX可选择路径中的每一个可以包含不同数目的触发器。对于多个存储块中的每一个，所述存储块的第一部分和第二部分各自可以包含整数数目的存储体。在此实施例中，路由电路可以包含耦合到多个存储块以及第一组和第二组存取端口的纵横接线器，所述纵横接线器可以按比存储块的可能的顺序存取速率大的速率来定时,以减少队头阻塞。多个存储块以及路由电路可经配置以：对于每个存储块，响应于配置比特流来调整包含在相应的第一部分中的存储块的量以及包含在相应的第二部分中的存储块的量。在此实施例中，多个存储块中的每一个可以包含：多个存储体，每个存储体可以具有一或多个存取端口；并且对于每个存储体，相应的选择电路可经配置以将读取请求从由配置比特流指定的第一组和第二组存取端口的对应对中的一个存取端口转发到存储体的一或多个存取端口，并且可经配置以将写入请求从第一组和第二组存取端口的对应对中的另一个存取端口转发到存储体的一或多个存取端口。网络接口电路的实施例可以包含网络侧串行器/解串器(SerDes)电路、耦合到网络侧SerDes电路的第一组存取端口、系统侧SERDES电路、以及耦合到系统侧SerDes电路的第二组存取端口。多个存储块以及路由电路可以包含在半导体裸片堆叠上。路由电路可以使多个存储块耦合到第一组和第二组存取端口。对于每个存储块，相应的第一存取端口可以具有对所述存储块的第一部分的写入存取权，但不具有对所述存储块的第二部分的写入存取权，以及可以具有对所述存储块的第二部分的读取存取权，但不具有对所述存储块的第一部分的读取存取权。第二存取端口可以具有对相应的存储块的第二部分的写入存取权，但不具有对所述存储块的第一部分的写入存取权，以及可以具有对所述存储块的第一部分的读取存取权，但不具有对所述存储块的第二部分的读取存取权。在此实施例中，路由电路可以包含纵横接线器，所述纵横接线器按比存储块的顺序存取可进行的速率还大两倍的速率来定时。每个存储块的第一部分各自可以专门用于缓冲流出数据；并且每个存储块的第二部分各自可以专门用于缓冲流入数据。对于每个存储块，所述存储块中的第一部分和第二部分各自可以包含整数数目的存储体。桥接口电路的实施例可以包含经配置以第一数据格式接收并且传输数据的第一收发器电路。第二收发器电路可经配置以第二格式接收并且传输数据。转换电路可以耦合到第一和第二收发器电路。所述转换电路可经配置以将数据从第一格式转化为第二格式，并且将数据从第二格式转化为第一格式。存储器电路可以耦合到所述转换电路。所述存储器电路可以包含多个存储块、第一组存取端口、第二组存取端口、以及路由电路，所述路由电路将第一组和第二组存取端口中的每一对耦合到多个存储块中的相应者。第一组和第二组存取端口中的每一对存取端口可以包含来自第一组存取端口的第一存取端口以及来自第二组存取端口的第二存取端口。第一存取端口各自可以具有对多个存储块中的相应者的第一部分的写入存取权，但不具有对所述存储块的第二部分的写入存取权，以及可以具有对所述存储块的第二部分的读取存取权，但不具有对所述存储块的第一部分的读取存取权。第二存取端口各自可以具有对相应的存储块的第二部分的写入存取权，但不具有对所述存储块的第一部分的写入存取权，以及可以具有对所述存储块的第一部分的读取存取权，但不具有对所述存储块的第二部分的读取存取权。在此实施例中，转换电路可经配置以：仅通过第一端口组在第一收发器电路与存储器电路之间路由数据；以及仅通过第二端口组在第二收发器电路与存储器电路之间路由数据。第一端口组可以定位得比第二端口组更接近第一收发器；并且第二端口组可以定位得比第一端口组更接近第二收发器。一种方法的实施例可以包括：将第一组存取端口和第二组存取端口中的每一对耦合到多个存储块中的相应者，第一组和第二组存取端口中的每一对可以包含来自第一组存取端口的第一存取端口以及来自第二组存取端口的第二存取端口；将第一组存取端口中的每一个配置为具有对多个存储块中的相应者的第一部分的写入存取权，以及具有对多个存储块中的所述相应者的第二部分的读取存取权；将第一组存取端口中的每一个配置为不具有对多个存储块中的所述相应者的第一部分的读取存取权，以及不具有对多个存储块中的所述相应者的第二部分的写入存取权；将第二组存取端口中的每一个配置为具有对多个存储块中的所述相应者的第二部分的写入存取权，以及具有对多个存储块中的所述相应者的第一部分的读取存取权；以及将第二组存取端口中的每一个配置为不具有对多个存储块中的所述相应者的第二部分的读取存取权，以及不具有对多个本文档来自技高网...

【技术保护点】
一种存储器布置，其包括：多个存储块；第一组存取端口及第二组存取端口；路由电路，其将所述第一组存取端口和所述第二组存取端口中的每一对耦合到所述多个存储块中的相应者，所述第一组存取端口和所述第二组存取端口中的每一对包含来自所述第一组存取端口的第一存取端口及来自所述第二组存取端口的第二存取端口；且其中：第一存取端口各自具有对所述多个存储块中的所述相应者的第一部分的写入存取权，具有对所述多个存储块中的所述相应者的第二部分的读取存取权，但不具有对所述多个存储块中的所述相应者的所述第一部分的读取存取权，及不具有对所述多个存储块中的所述相应者的所述第二部分的写入存取权；以及第二存取端口各自具有对所述多个存储块中的所述相应者的所述第二部分的写入存取权，具有对所述多个存储块中的所述相应者的所述第一部分的读取存取权，但不具有对所述多个存储块中的所述相应者的所述第二部分的读取存取权，及不具有对所述多个存储块中的所述相应者的所述第一部分的写入存取权。

【技术特征摘要】
【国外来华专利技术】2011.12.07 US 13/314,0791.一种存储器，其包括：多个存储块；第一组存取端口及第二组存取端口；路由电路，其将所述第一组存取端口和所述第二组存取端口中的每一对耦合到所述多个存储块中的相应者，所述第一组存取端口和所述第二组存取端口中的每一对包含来自所述第一组存取端口的第一存取端口及来自所述第二组存取端口的第二存取端口；且其中：第一存取端口各自具有对所述多个存储块中的所述相应者的第一部分的写入存取权，具有对所述多个存储块中的所述相应者的第二部分的读取存取权，但不具有对所述多个存储块中的所述相应者的所述第一部分的读取存取权，及不具有对所述多个存储块中的所述相应者的所述第二部分的写入存取权；以及第二存取端口各自具有对所述多个存储块中的所述相应者的所述第二部分的写入存取权，具有对所述多个存储块中的所述相应者的所述第一部分的读取存取权，但不具有对所述多个存储块中的所述相应者的所述第二部分的读取存取权，及不具有对所述多个存储块中的所述相应者的所述第一部分的写入存取权。2.根据权利要求1所述的存储器，其中：所述多个存储块中的每一者的第一部分各自专门用于缓冲流出数据；以及所述多个存储块中的每一者的第二部分各自专门用于缓冲流入数据。3.根据权利要求1或2所述的存储器，其中所述多个存储块在多个堆叠的半导体裸片上实施。4.根据权利要求3所述的存储器，其中所述多个存储块中的每一个在所述多个堆叠的半导体裸片中的相应者上实施。5.根据权利要求3所述的存储器，其进一步包括∶插入件，其中所述多个堆叠的半导体裸片被电耦合到所述插入件的正面上的触点。6.根据权利要求1或2所述的存储器，其中所述多个存储块中的每一个包含两个存储片。7.根据权利要求1或2所述的存储器，其中所述路由电路包含可编程延迟电路，其经配置以调整在所述多个存储块与所述第一组存取端口和所述第二组存取端口之间的一或多个路径上的时序。8.根据权利要求7所述的存储器，其中对于所述一或多个路径中展现最少时延的路径，不予以调整时序。9.根据权利要求7所述的存储器，其中所述可编程延迟电路包含多个多路复用(MUX)可选择路径，所述多路复用可选择路径中的每一个包含不同数目的触发器。10.根据权利要求1或2所述的存储器，其中对于所述多个存储块中的每一个，所述存储块的所述第一部分和...

【专利技术属性】
技术研发人员：艾弗伦·C·吴，珍娜许·萨拉利雅，
申请(专利权)人：吉林克斯公司，
类型：发明
国别省市：美国;US