芯片装置制造方法及图纸

一种芯片装置可以包括：第一芯片，其包括第一触头、第二触头以及将所述第一触头与所述第二触头电耦合的重分配结构；第二芯片，其包括触头；以及多个互连，其与所述第一芯片的所述第二触头电耦合，其中所述多个互连中的至少一个互连将所述第一芯片的第二触头与第二芯片的触头电耦合。

【技术实现步骤摘要】

各方案涉及芯片装置。
技术介绍
存储器芯片对于许多设备的正确运转至关重要。例如，存储器芯片可以堆叠在逻辑芯片上，从而经由例如在逻辑芯片和存储器芯片之间交换的信号能够从存储器芯片取回数据和/或将数据写入存储器芯片。存储器芯片和/或逻辑芯片可以工作和/或相互操作的速度不得不跟上对于更高数据速率和/或更高带宽的日益增长的需求（例如，在多媒体应用中）的步伐。例如，在存储器芯片和/或逻辑芯片中更高的带宽可以这样实现：通过在存储器芯片和逻辑芯片之间使用可以例如将存储器芯片与逻辑芯片彼此耦合（例如，电耦合）的较大数量的互连（例如，数百、或数千、或者甚至是更多的互连）。在工艺流程（例如通过焊接，例如回流焊接）中，大量的互连必须在一个步骤中连接到存储器芯片和/或逻辑芯片。这会是一个难题，例如，由于大量的互连会具有微米级的尺寸（例如，高度和/或宽度）。因此，不能将存储器芯片和逻辑芯片彼此耦合（例如，电耦合）的互连会导致存储器芯片和/或逻辑芯片的产量损失。对将存储器芯片与逻辑芯片彼此耦合（例如，电耦合）的新颖方式存在需求。
技术实现思路
提供了一种芯片装置，其可以包括：第一芯片，其包括第一触头、第二触头、以及将第一触头与第二触头电耦合的重分配结构；第二芯片，其包括触头；以及多个互连，其与所述第一芯片的第二触头电耦合，其中多个互连中的至少一个互连将第一芯片的第二触头与第二芯片的触头电耦合。此外，提供了一种芯片装置，其可以包括：第一芯片，其包括第一触头、第二触头、以及将第一触头与第二触头电耦合的重分配结构；第二芯片，其包括触头；以及多个互连，其与第二芯片的触头电耦合，其中多个互连中的至少一个互连将第二芯片的触头与第一芯片的第二触头电耦合。此外，提供了一种芯片装置，其可以包括：第一芯片，其包括第一触头、第二触头、以及将第一触头与第二触头电耦合的重分配结构；第二芯片，其包括第一触头、第二触头、以及将第一触头与第二触头电耦合的重分配结构；第一互连，其与第一芯片的第一触头和第二芯片的第一触头中的至少一个电耦合；以及第二互连，其与第一芯片的第二触头和第二芯片的第二触头中的至少一个电耦合，其中第一互连和第二互连中的至少一个将第一芯片的第一触头与第二芯片的第一触头电耦合。附图说明在附图中，在多个不同图中相似的附图标记一般指代相同的部件。附图不一定按比例，而是重点通常放在阐述本专利技术的原理。在下面的说明中，参考下面的附图来说明本专利技术的各个方案，其中：图1A至图1D示出了包括逻辑芯片和至少一个存储器芯片的常规芯片装置的各视图。图2示出了可在芯片装置中使用的芯片的平面图。图3示出了可以包括第一芯片和第二芯片的芯片装置。图4示出了包括第一芯片和第二芯片的芯片装置，其中多个互连分配在第一芯片的第一触头与第二触头之间。图5示出了包括第一芯片、第二芯片和至少一个熔断器的芯片装置。图6示出了包括第一芯片的芯片装置，第一芯片可以包括第一通孔和第二通孔。图7示出了包括第二芯片的芯片装置，第二芯片可以包括触头、第二触头以及重分配结构。图8示出了包括第一芯片和第二芯片的芯片装置，第一芯片和第二芯片中的每个可以包括第一触头、第二触头以及重分配结构。图9示出了图示出宽输入/输出（I/O）逻辑-存储器接口的I/O连接的表。具体实施方式下面的详细说明参考了附图，附图中通过示例的方式显示出可以实施本专利技术的具体的细节和方案。足够详细地描述了这些方案，从而使本领域技术人员实施本专利技术。可以使用其它方案，并且可以进行结构、逻辑和电的改变，而不偏离本专利技术的范围。各个方案不一定是相互排斥的，因为一些方案能够与一个或多个其它方案组合以形成新的方案。针对结构或设备描述了各个方案，并且针对方法描述了各方案。可以理解的是，结合结构或设备所描述的一个或多个（例如，全部）方案可同等适用于方法，并且反之亦然。用语“示例性”在本文中用于表示“充当例子、实例或示例”。在本文中描述为“示例性”的任何方案或设计不一定解释为优先于或有益于其它方案或设计。本文用于描述将例如层的特征形成在侧面或表面“之上”的用语“之上”可用于表示例如层的特征可以“直接地”形成在所指的侧面或表面上，例如与所指的侧面或表面直接接触。本文用于描述将例如层的特征形成在侧面或表面“之上”的用语“之上”可以用于表示例如层的特征可以“间接地”形成在所指侧面或表面上，一个或多个附加层布置在所指的侧面或表面与所形成的层之间。以类似方式，用语“覆盖”在本文中用于描述特征设置在另一特征之上，例如层“覆盖”侧面或表面，其可用于表示例如层的特征可设置在所指侧面或表面之上且与所指侧面或表面直接接触。用语“覆盖”在本文中用于描述特征设置在另一特征之上，例如层“覆盖”侧面或表面，其可用于表示例如层的特征可设置在所指侧面或表面之上且与所指侧面或表面间接接触，一个或多个附加层设置在所指侧面或表面与覆盖层之间。术语“耦合”和/或“电耦合”和/或“连接”和/或“电连接”，在本文中用于描述特征与至少一个其它所指特征连接，不意在表示该特征和该至少一个其它所指特征必须直接耦合或连接在一起，可以在该特征和至少一个其它所指特征之间设置中间特征。诸如“上方”、“下方”、“顶部”、“底部”、“左手”、“右手”等方向术语可结合所描述的图的方位来使用。因为图中的部件可能定位在多个不同方位上，方向术语的使用仅为了示例的目的，绝不是限制。应理解的是，可以进行结构或逻辑变化，而不偏离本专利技术的范围。现代电子设备（例如，手机、计算机等）可以包括芯片装置，芯片装置可包括逻辑芯片和存储器芯片。逻辑芯片可以包括或者可以是可以例如从存储器芯片取回数据和/或将数据存储在存储器芯片中的处理器（例如，CPU（中央处理单元）、GPU（图形处理单元）、AP（应用处理器）、基带调制解调器、微控制器等）。图1A示出了包括逻辑芯片102和存储器芯片104的常规芯片装置100的剖视图。逻辑芯片102可以具有第一侧面102a以及与第一侧面102a相对的第二侧面102b。逻辑芯片102的第一侧面102a和第二侧面102b可以分别包括或者可以分别为逻辑芯片102的背面和正面（有源侧面）。举另一例子，逻辑芯片102的第一侧面102a和第二侧面102b可以分别包括或者可以分别为逻辑芯片102的顶表面和底表面。逻辑芯片102本文档来自技高网...

【技术保护点】
一种芯片装置，包括：第一芯片，其包括第一触头、第二触头、以及将所述第一触头与所述第二触头电耦合的重分配结构；第二芯片，其包括触头；以及多个互连，其与所述第一芯片的所述第二触头电耦合，其中所述多个互连中的至少一个互连将所述第一芯片的所述第二触头与所述第二芯片的所述触头电耦合。

【技术特征摘要】
2013.03.14 US 13/802,8481.一种芯片装置，包括：
第一芯片，其包括第一触头、第二触头、以及将所述第一触头与所述
第二触头电耦合的重分配结构；
第二芯片，其包括触头；以及
多个互连，其与所述第一芯片的所述第二触头电耦合，
其中所述多个互连中的至少一个互连将所述第一芯片的所述第二触头
与所述第二芯片的所述触头电耦合。
2.如权利要求1所述的芯片装置，
其中所述多个互连包括多个隆起。
3.如权利要求1所述的芯片装置，
其中所述第一芯片是逻辑芯片。
4.如权利要求1所述的芯片装置，
其中所述第二芯片是存储器芯片。
5.如权利要求1所述的芯片装置，其中所述多个互连布置在所述第一
芯片与所述第二芯片之间。
6.如权利要求1所述的芯片装置，
其中所述第二芯片的所述触头是所述第二芯片的第二触头，
其中所述第二芯片还包括：
第一触头以及将所述第二芯片的所述第一触头与所述第二芯片的所述
第二触头电耦合的重分配结构，
其中所述多个互连中的将所述第一芯片的所述第二触头与所述第二芯
片的所述触头电耦合的至少一个互连与所述第一芯片的所述第二触头和所
述第二芯片的所述第二触头相接触。
7.如权利要求1所述的芯片装置，
其中所述第一芯片包括与所述第一触头电耦合的通孔。
8.如权利要求7所述的芯片装置，
其中所述第一芯片包括与所述第二触头电耦合的第二通孔。
9.如权利要求1所述的芯片装置，
其中所述第一芯片包括与所述第一触头电耦合的第一通孔以及与所述
第二触头电耦合的第二通孔，
其中所述第一触头布置在所述第一通孔之上，并且所述第二触头布置
在所述第二通孔之上。
10.如权利要求1所述的芯片装置，
其中所述重分配结构包括布置在所述第一芯片的表面处的重分配层。
11.如权利要求1所述的芯片装置，
其中所述重分配结构包括所述第一芯片的前端金属化层。
12.如权利要求6所述的芯片装置，
其中所述第二芯片的所述重分配结构包括布置在所述第二芯片的表面
处的重分配层。
13.如权利要求6所述的芯片装置，
其中所述第二芯片的所述重分配结构包括所述第二芯片的前端金属化
层。
14.如权利要求1所述的芯片装置，
还包括电耦合在所述多个互连与所述第一芯片的所述第二触头之间的
至少一个熔断器。
15.如权利要求1所述的芯片装置，
还包括电耦合在所述多个互连与所述第二芯片中所包含的电路之间的
至少一个熔断器。
16.如权利要求6所述的芯片装置，
还包...

【专利技术属性】
技术研发人员：T·迈尔，HJ·巴尔特，R·曼科普夫，S·阿尔贝斯，A·奥古斯丁，C·米勒，
申请(专利权)人：英特尔移动通信有限责任公司，
类型：发明
国别省市：德国;DE