具有积体被动组件的设备制造技术

本发明专利技术涉及具有积体被动组件的设备，提出多种半导体设备及形成半导体设备的方法。该半导体设备含有包含晶粒衬底的晶粒，该晶粒衬底具有第一及第二主表面。该半导体设备包含配置于该晶粒衬底的该第二主表面下的被动组件。该被动组件通过多个硅通孔(TSV)接触件电性耦合至该晶粒。

【技术实现步骤摘要】
【专利摘要】本专利技术涉及具有积体被动组件的设备，提出多种半导体设备及形成半导体设备的方法。该半导体设备含有包含晶粒衬底的晶粒，该晶粒衬底具有第一及第二主表面。该半导体设备包含配置于该晶粒衬底的该第二主表面下的被动组件。该被动组件通过多个硅通孔(TSV)接触件电性耦合至该晶粒。【专利说明】具有积体被动组件的设备相关申请案的交互参照本申请交互参照申请于2012年8月2日、共审查中的美国专利申请案第 13/565,748 号，标题为 “Device with Integrated Power Supply”(律师签号:GFSP2012NAT19US0)，其揭示内容并入本文作为参考资料。
本专利技术是有关于半导体设备。更特别的是，本专利技术是有关于具有积体被动组件的半导体设备及形成半导体设备的方法。
技术介绍
随着技术发展到次微米的时代，想要把不同的电路组件整合于单一芯片或集成电路(1C)。也想要垂直及水平地整合不同的芯片于单一封装件中以形成2.或3D IC封装件。然而，整合不同类型的组件于单一芯片或单一封装件有困难。特别是，有些组件可能需要大特征尺寸以便有最优或增强的效能。例如，以RF应用而言，需要被动组件，例如高Q值电感器。不过，高Q值电感器的形成是用超厚金属(UTM)法，其在前段(FEOL)或后段(BEOL)制程引进大特征尺寸，例如大于1.5微米的宽度以及大于2微米的厚度。这会不合意地消耗设备层中许多的芯片空间及芯片厚度。此外，在先进技术节点芯片的加工中进行此类方法不具成本效益。 鉴于以上说明，期望提供一种具有高电路效能而需要减小芯片或封装件尺寸的设备。也期望提供增强可移植性的较小产品。此外，期望提供有成本效益的设备形成方法而与未来用以形成2.5D和3D IC或封装件的方法完全兼容。
技术实现思路
多个具体实施例大体有关于半导体设备。在一个具体实施例中，揭一种半导体设备。在一个具体实施例中，提出一种半导体设备。该半导体设备含有包含晶粒衬底的晶粒，该晶粒衬底具有第一及第二主表面。该半导体设备包含配置于该晶粒衬底的该第二主表面下的被动组件。该被动组件通过多个硅通孔(TSV)接触件电性耦合至该晶粒。 在另一具体实施例中，揭示一种形成半导体设备的方法。该方法包括提供包含晶粒衬底的晶粒，该晶粒衬底具有第一及第二主表面。在该晶粒衬底的该第二主表面下，提供被动组件。该被动组件通过多个硅通孔(TSV)接触件电性耦合至该晶粒。 在另一具体实施例中，提出一种形成半导体设备的方法。该方法包括提供具有第一及第二主表面的晶圆。在该晶圆的该第二主表面下，提供被动组件。该被动组件通过多个硅通孔(TSV)接触件电性耦合至该晶圆。 由以下的说明及附图可明白揭示于本文的具体实施例的以上及其它优点和特征。此外，应了解，描述于本文的各种具体实施例的特征彼此都不互斥而且可存在于各种组合及排列中。 【专利附图】【附图说明】 附图中，类似的部件大体在各图中用相同的组件符号表示。再者，附图不一定按照比例绘制，反而大体以强调方式图标本专利技术的原理。描述本专利技术的各种具体实施例会参考以下附图。 图1a的简化横截面图图标半导体设备的具体实施例； 图1b的放大图图标图1a的半导体设备的一部分； 图1c的上视图图标电感器的具体实施例； 图2图标半导体设备的另一具体实施例； 图3a至图3b图标半导体设备的其它具体实施例；以及 图4至图5的流程图图标半导体设备形成方法的各种具体实施例。 主要组件符号说明 100、200、300、400、500 半导体设备 101下晶粒 102上晶粒 110晶粒 IlOa顶端晶粒表面 IlOb下晶粒表面 115晶粒衬底 116a、116b第一及第二主衬底面 120被动组件/组件 121、123 第一及第二同心循环 121a、121b 第一及第二段 125a、125b 第一及第二端子 126循环间间隔 127跨接耦合 131介电层 135ICD 层 137钝化层 140电路组件 150硅通孔(TSV)接触件 150a第一表面 150b第二表面 152接触件 157绝缘内衬 160金属阶层 162通孔接触件 164互连件 168晶粒接触垫 170介电层 171开口 181重布层(RDL) 183凸块底部金属化 185球状凸块 310主动晶粒 310b底面 315凸块连接件 350中介物接触件 380中介物 380a-b第一及第二中介物表面 381RDL 390封装衬底 410^晶粒 410提供带有TSV接触件的晶圆 412暴露TSV接触件的底面 414提供被动组件&通过TSV接触件电性耦合晶圆与电感器，同时形成耦合至其它TSV的RDL 416形成具有积体被动组件的设备封装件 510提供具有中介物接触件的中介物晶圆 512暴露中介物接触件的底面 514提供被动组件于中介物晶圆的第二表面上&通过中介物接触件电性耦合在中介物晶圆的第一表面上的晶粒与被动组件，同时形成耦合至其它中介物接触件的RDL 516形成具有积体被动组件的设备封装件 A’部分 Mx、Mx-1 金属阶层 Vx通孔阶层。 【具体实施方式】 多个具体实施例有关于半导体设备或集成电路(1C)。所述半导体设备可包含一个或多个晶粒。就一个以上的晶粒而言，所述晶粒可排列成平面配置、垂直配置或彼等的组合。例如，晶粒可包含内存设备、逻辑设备、通讯设备、RF设备、光电设备、数字讯号处理器(DSP)、微控制器、系统芯片(SOC)以及其它类型的设备或彼等的组合。此类半导体设备可并入电子产品或仪器，例如电话、计算机、智能型行动产品、等等。 图1a的简化横截面图图标半导体设备100的具体实施例，而图1b的简化横截面图更详细地图标该半导体设备的部分A’。请参考图1a至图lb，该半导体设备为有晶粒110的设备封装件。该晶粒可为单粒化晶粒(singulated die)。例如，晶圆经加工成有多个晶粒。切割(dice)加工后的晶圆以单粒化所述晶粒。 该晶粒包含晶粒衬底115。该晶粒衬底可为半导体衬底。例如，该晶粒衬底可为娃衬底。其它类型的半导体衬底也可能有用。例如，该晶粒衬底可为绝缘体上覆硅、硅锗或其它类型的半导体衬底。该晶粒衬底包含第一及第二主衬底面116a-b。第一主衬底面116a，例如,可称为主动衬底表面或正面，以及第二主表面116b，例如，可称为非主动衬底表面或背面。所述表面的其它表示法也可能有用。 该非主动衬底表面可用作下晶粒表面110b。该下晶粒表面可设有介电层170。该主动表面为衬底中有电路组件140形成于其上的表面。例如，所述组件包括有栅极和源极/漏极(s/d)区的晶体管。提供其它类型的电路组件也可能有用。例如，该衬底可包含主动及被动组件的组合。 配置介电层131于所述组件上方。该介电层用作前金属介电(PMD)层。例如，该PMD层包括氧化硅、正硅酸乙酯(TEOS)或低k电介质。其它适当类型的介电材料也可用作该PMD层。通常,接触件152是设成穿过该PMD层而用来使所述前端设备(front end dev本文档来自技高网...

【技术保护点】
一种半导体设备，其包含：包含晶粒衬底的晶粒，该晶粒衬底具有第一及第二主表面；以及配置于该晶粒衬底的该第二主表面下的被动组件，其中，该被动组件通过多个硅通孔(TSV)接触件电性耦合至该晶粒。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：袁少宁，卢跃康，林耀庆，陈元文，谢素云，
申请(专利权)人：新加坡商格罗方德半导体私人有限公司，
类型：发明
国别省市：新加坡;SG