集成电路及制造具有金属栅极电极的集成电路的方法技术

本发明专利技术涉及集成电路及制造具有金属栅极电极的集成电路的方法，其提供的是集成电路及用于制造集成电路的方法。在示例性实施例中，用于制造集成电路的方法包括在半导体基板上方提供牺牲栅极结构。该牺牲栅极结构包括两间隔件及介于该两间隔件之间的牺牲栅极材料。该方法使介于该两间隔件之间的该牺牲栅极材料的一部分形成凹部。蚀刻该两间隔件的上方区域并使用该牺牲栅极材料当作掩模。该方法包含移除该牺牲栅极材料的留存部位并暴露该两间隔件的下方区域。在该两间隔件的下方区域之间沉积第一金属。在该两间隔件的上方区域之间沉积第二金属。

【技术实现步骤摘要】
集成电路及制造具有金属栅极电极的集成电路的方法
本揭示普遍涉及集成电路及用于制造集成电路的方法，并且更尤指集成电路及用于制造具有金属栅极电极的集成电路的方法。
技术介绍
随着集成电路的关键尺寸持续缩减，用于互补式金属氧化物半导体(CMOS)晶体管的栅极电极的制造已进步到以高k介电材料和金属取代二氧化硅和多晶硅。取代的金属栅极的工艺通常用于形成栅极电极。一般的取代金属栅极工艺首先是在半导体基板(substrate)上的一对间隔件之间形成牺牲栅极氧化物材料及牺牲栅极。在如退火工艺等进一步处理步骤之后，移除牺牲栅极氧化物材料和牺牲栅极且因此产生的凹槽(resultingtrench)以高k介电质及一或多金属层填充。该金属层可包括功函数金属以及填充金属。如原子层沉积(ALD)、化学气相沉积(CVD)、物理气相沉积(PVD)、电镀(EP)及非电镀法(EL)等工艺可用于沉积形成金属栅极电极的一或多金属层。不幸的是，随着关键尺寸减小，凹槽凸出物(trenchoverhang)及孔洞形成(voidformation)等问题变得更普遍并造成有待克服的较大挑战。该些问题的理由在于较小的栅极尺寸。具体而言，于较小的尺寸，用以形成金属栅极电极的凹槽的深宽比(aspectratio)随着金属层沉积并形成于凹槽侧壁上而变得更高。高深宽比凹槽的金属化常常导致孔洞形成。其它问题随横向比例化(lateralscaling)而产生，例如，横向比例化呈现接点(contact)形成的问题。当所接触栅极间距缩减至大约64纳米(nm)时，无法在栅极线之间形成接点同时又在栅极线与接点部之间维持可靠的电绝缘特性。已研制用以处理此问题的自对准接触(SAC)方法。习知的SAC方法含括使取代金属栅极结构形成凹部，该方法包括沉积功函数金属衬垫（例如TiN、TaN、TaC、TiC、与TiAlN）和填充物或导电金属（例如，W、Al等），接着是沉积介电帽盖材料和化学机械平坦化(CMP)。为了对装置设定正确的功函数，可能需要厚的功函数金属衬垫（例如，总厚度大于7纳米的如TiN、TiC、TaC、TiC、或TiAlN等不同材料的组合）。随着栅极长度持续缩减，例如次15纳米栅极，取代栅极结构窄到使其将遭到功函数金属衬垫「夹止(pinched-off)」，而对较低电阻填充金属留存少量或不留空间。这将对栅极长度小的装置造成高电阻问题，并且也将在SAC取代栅极金属形成凹部的工艺中造成问题。因此，期望的是提供改善的集成电路及用于制造具有金属栅极电极的改善的集成电路的方法。还有，期望的是提供免于金属沉积工艺期间凹槽中的高深宽比而用于制造具有金属栅极电极的集成电路的方法。另外，期望的是提供用于在凹槽内沉积金属层时抑制孔洞形成的集成电路制造方法。另外，期望的是提供将具有功函数金属衬垫凹部兼容性的金属取代栅极与自对准接点整合的集成电路制造方法。再者，其它期望的特征及特性将经由后续实施方式及与附图、前述
及
技术介绍
搭配的所附权利要求书而变得明白易懂。
技术实现思路
提供的是集成电路以及用于制造集成电路的方法。在一实施例中，用于制造集成电路的方法包括在半导体基板上方设置牺牲栅极结构。该牺牲栅极结构包括两间隔件和介于该两间隔件之间的牺牲栅极材料。该方法使介于该两间隔件之间的该牺牲栅极材料的一部分形成凹部。蚀刻该两间隔件的上方区域并使用该牺牲栅极材料当作掩模(mask)。该方法包含移除该牺牲栅极材料的留存部位并暴露该两间隔件的下方区域。在该两间隔件的所述下方区域之间沉积第一金属。在该两间隔件的所述上方区域之间沉积第二金属。在另一实施例中，用于制造集成电路的方法包括在半导体基板上方形成两间隔件。该两间隔件限定具有下方部位、上方部位、介于该下方部位与该上方部位之间的边界及顶部的凹槽。该下方部位具有第一宽度，该上方部位于大于该第一宽度的边界处具有第二宽度，以及该上方部位具有从该边界到该顶部递增的宽度。该方法包含在该凹槽的该下方部位中沉积第一金属，以及在该凹槽的该上方部位中沉积第二金属。在另一实施例中，提供的是集成电路。集成电路包括半导体基板，以及上覆于该半导体基板的金属栅极电极结构。该金属栅极电极结构包括具有第一宽度的功函数金属。该金属栅极电极结构进一步包括上覆于该功函数金属并具有大于该第一宽度的第二宽度的填充金属。附图说明下文将搭配以下图式说明集成电路及用于制造具有金属栅极电极的集成电路的方法，其中，相称的组件符号代表相称的组件，且其中：图1至图9为依据本文各实施例中包括有间隔件之间所形成第一金属的集成电路的一部分及用于制造集成电路的方法步骤的剖面侧视图；图10至图13为用于沉积第二金属以形成金属栅极电极的依据实施例的图9的集成电路所述部分的剖面侧视图；以及图14至图17为用于沉积第二金属以形成金属栅极电极的依据另一实施例的图9的集成电路所述部分的剖面侧视图。主要组件符号说明10集成电路12半导体基板14牺牲栅极氧化层20牺牲栅极材料22硬掩模24间隔件26牺牲栅极结构28层间介电材料30顶部表面34凹槽36选定形状的间隔件42下方区域44上方区域46边界平面48顶部平面52下方区域的厚度54上方区域的最大厚度56上方区域的最小厚度62下方部位64上方部位66、68、70、112、114双头箭号74高k介电材料78、90金属82高k介电材料的经暴露部分84额外间隔件86替代间隔件88再界定最大厚度92、122上方表面96帽盖100金属栅极电极结构。具体实施方式底下的详细说明本质仅属示例性并且无意图限制本文所主张的集成电路或集成电路制造方法。此外，无意受限于任何前述
、
技术介绍
、或
技术实现思路
、或底下实施方式所呈现经表达或隐喻的理论。提供的是避免由用于形成金属栅极电极的习知工艺所面临问题的具有金属栅极电极的集成电路及其制造方法。举例而言，本文所思考的方法提供具有金属栅极电极而无孔洞的集成电路的形成。具体而言，本文的方法避免在金属沉积期间于凹槽内出现高深宽比。为了避免高深宽比，形成下方部位宽度较小和上方部位宽度较大的凹槽。另外，上方部位可具有从下方部位的边界递增到上方部位的顶部的逐渐变化宽度，也就是，其向上扩大。另外，第一金属沉积工艺可用第一金属填充下方部位而不在第一金属形成于上方部位界限的侧壁上时产生高深宽比。另外，第二沉积工艺可在第一金属上及在上方区域中形成第二金属而不遭遇或产生高深宽比。所以，突出物(overhang)和孔洞(void)不会形成，并且产生的金属栅极电极由于改善的金属沉积而呈现较佳的电容效能。图1至图9描述部分完成的集成电路及依据各种集成电路制造方法的实施例的步骤。各种设计步骤及集成电路的组成为已习知，所以为了简洁起见，本文将仅简述或完全省略许多习知步骤而不提供已知的工艺细节。另外，要注意到的是，集成电路包括不同组件数量，并且描述中所示的单一组件可代表多个组件。在图1中，用于制造集成电路10的方法在一示例性实施例中首先提供半导体基板12。半导体基板12较佳是硅基板（术语「硅基板」包含一般用在半导体产业的较纯的硅材料及混合有如锗和诸如此类等其它元素的硅）。半导体基板12可为块体硅晶圆或绝缘体上覆硅的晶圆，其包括上覆于中间绝缘层并依次由硅的承载晶圆支撑的薄硅层。基板可本文档来自技高网...

【技术保护点】
一种用于制造集成电路的方法，该方法包含：在半导体基板上方设置牺牲栅极结构，其中，该牺牲栅极结构包括两间隔件及介于该两间隔件之间的牺牲栅极材料；使介于该两间隔件之间的该牺牲栅极材料的一部分形成凹部；蚀刻该两间隔件的上方区域并使用该牺牲栅极材料当作掩模；移除该牺牲栅极材料的留存部位并暴露该两间隔件的下方区域；在该两间隔件的所述下方区域之间沉积第一金属；以及在该两间隔件的所述上方区域之间沉积第二金属。

【技术特征摘要】
2013.02.21 US 13/773,3971.一种用于制造集成电路的方法，该方法包含：在半导体基板上方设置牺牲栅极结构，其中，该牺牲栅极结构包括具有限定上方栅极空间的上方区域及限定下方栅极空间的下方区域的两间隔件，及其中，该牺牲栅极结构包括介于该两间隔件之间的牺牲栅极材料；使介于该两间隔件之间的该牺牲栅极材料的一部分形成凹部；蚀刻该两间隔件的所述上方区域并使用该牺牲栅极材料当作掩模及界定加宽的上方栅极空间；移除该牺牲栅极材料的留存部位并暴露该两间隔件的所述下方区域；利用第一金属填充该下方栅极空间；以及在该加宽的上方栅极空间中沉积第二金属。2.根据权利要求1所述的方法，其中，在该半导体基板上方设置该牺牲栅极结构包含设置包括于该牺牲栅极材料上方和介于所述间隔件之间的硬掩模的该牺牲栅极结构，以及其中，该方法进一步包含在使介于该两间隔件之间的该牺牲栅极材料的该部分形成凹部之前，通过平坦化而移除该硬掩模及所述间隔件的一部分。3.根据权利要求1所述的方法，其中，在该半导体基板上方设置该牺牲栅极结构包含设置包括于该牺牲栅极材料上方且介于所述间隔件之间的硬掩模的该牺牲栅极结构，以及其中，该方法进一步包含：在该牺牲栅极结构和该半导体基板上方沉积介电材料；以及在使介于该两间隔件之间的该牺牲栅极材料的该部分形成凹部之前，通过平坦化而移除该硬掩模、所述间隔件的一部分及该介电质材料的一部分。4.根据权利要求1所述的方法，进一步包含在该两间隔件的所述上方区域之间的该第二金属上方形成帽盖。5.根据权利要求1所述的方法，进一步包含在移除该牺牲栅极材料的该留存部位并暴露该两间隔件的所述下方区域之后，在该两间隔件的所述下方区域上方及在介于该两间隔件之间的该半导体基板上方形成高k介电层，其中，利用该第一金属填充该下方栅极空间包含在该高k介电层上方沉积该第一金属。6.根据权利要求1所述的方法，其中，该两间隔件为两第一间隔件，以及其中，该方法进一步包含在利用该第一金属填充该下方栅极空间之后，于相邻该两第一间隔件的所述上方区域形成第二间隔件。7.根据权利要求6所述的方法，其中，于相邻该两第一间隔件的所述上方区域形成所述第二间隔件包含在蚀刻该两间隔件的所述上方区域之后形成所述第二间隔件。8.根据权利要求1所述的方法，其中，该两间隔件为两第一间隔件，以及其中，该方法进一步包含：在利用该第一金属填充该下方栅极空间之后，移除该两第一间隔件；以及形成相邻该第一金属的具有下方区域的两第二间隔件，其中，该两第二间隔件具有限定具有向上扩大的宽度的凹槽的上方部位的上方区域，其中，在该加宽的上方栅极空间中沉积该第二金属包含在该两第二间隔件的所述上方区域之间沉积该第二金属。9.根据权利要求8所述的方法，进一步包含在该两间隔件的所述上方区域之间沉积该第二金属之后，使该两第二间隔件形成到达低于该第二金属的上方表面的深度的凹部。10.根据权利要求1所述的方法，其中，利用该第一金属填充该下方栅极空间包含在该两间隔件的所述下方区域之间沉积功函数金属，以及其中，在该加宽的上方栅极空间中沉积...

【专利技术属性】
技术研发人员：谢瑞龙，朴灿柔，项·波诺斯，
申请(专利权)人：格罗方德半导体公司，国际商业机器公司，
类型：发明
国别省市：开曼群岛;KY