碳纳米管半导体器件和确定性纳米制造方法技术

本发明专利技术的实施例提供了采用碳纳米管(CNT)的晶体管结构和互连结构。本发明专利技术的其它实施例提供了制造采用碳纳米管的晶体管结构和互连结构的方法。根据本发明专利技术的实施例的确定性纳米制造技术能够提供有效率的路线，用于例如随机逻辑和存储电路应用中使用的晶体管和互连结构的大规模制造。

【技术实现步骤摘要】
【国外来华专利技术】碳纳米管半导体器件和确定性纳米制造方法
本专利技术的实施例涉及集成电路芯片、半导体器件、晶体管、互连和碳纳米管。
技术介绍
向越来越小更高度集成电路(IC)和其它半导体器件的推进为用于构造器件的技术和材料提出了巨大要求。通常，集成电路芯片又称为微芯片、硅芯片或芯片。在多种常见设备中都可见到IC芯片，例如计算机中的微处理器、汽车、电视、CD播放机和蜂窝电话中。多种IC芯片通常构建于硅晶片(一种薄的硅盘，直径例如为300mm)上，并在处理之后，将晶片分割开，从而产生个体芯片。特征尺寸约为90nm的1cm2的IC芯片可能包括数亿个部件。现代技术正在推进特征尺寸甚至小于32nm。IC芯片的部件包括例如晶体管，如CMOS(互补金属氧化物半导体)器件、电容性结构，电阻性结构、以及在部件和外部设备之间提供电子连接的金属线。
技术实现思路
根据本专利技术的一个方面，提供了一种半导体器件，包括：具有表面的衬底，设置在所述衬底表面上的至少两个组装区域，其中所述组装区域包括第一金属和选自由硫、氮及其组合构成的组中的第二物质，碳纳米管，其中所述碳纳米管具有端部，且其中第一端与第一组装区域接触，而第二端与第二组装本文档来自技高网...

【技术保护点】
一种结构，包括：具有表面的衬底，设置在所述衬底表面上的至少两个组装区域，其中所述组装区域包括第一金属和选自由硫、氮及其组合构成的组中的第二物质，碳纳米管，其中所述碳纳米管具有端部，且其中第一端与第一组装区域接触，而第二端与第二组装区域接触，以及源极区域和漏极区域，其中所述源极区域与所述一个或多个碳纳米管的第一端接触，而所述漏极区域与所述一个或多个碳纳米管的所述第二端接触。

【技术特征摘要】
【国外来华专利技术】1.一种半导体器件，包括：具有表面的衬底，设置在所述衬底表面上的至少两个组装区域，其中所述组装区域包括第一金属和选自由硫、氮及其组合构成的组中的第二物质，碳纳米管，其中所述碳纳米管具有端部，且其中第一端与第一组装区域接触，而第二端与第二组装区域接触，以及源极区域和漏极区域，其中所述源极区域与多个碳纳米管的第一端接触，而所述漏极区域与所述多个碳纳米管的所述第二端接触。2.根据权利要求1所述的半导体器件，其中所述第一金属选自由金、银、铜、钴、镍、钯、铂及其组合所构成的组中。3.根据权利要求1所述的半导体器件，其中所述组装区域还包括第二金属，所述第二金属与所述第一金属不同并选自由镍和钴所构成的组中。4.根据权利要求1所述的半导体器件，其中所述衬底还包括栅极电介质区域和栅电极区域，其中所述栅极电介质区域紧邻所述多个碳纳米管，且所述栅极电介质区域处于所述多个碳纳米管和所述栅电极区域之间。5.根据权利要求1所述的半导体器件，其中栅极电介质材料设置在所述碳纳米管上，而栅电极设置在所述栅极电介质材料上。6.根据权利要求1所述的半导体器件，其中所述纳米管是单壁半导电碳纳米管。7.根据权利要求1所述的半导体器件，其中光可图案化低k电介质材料设置在所述碳纳米管上。8.一种半导体器件，包括：具有表面的衬底，在所述衬底表面上的组装区域阵列，其中所述阵列包括至少两列组装区域，其中一列组装区域包括至少两个组装区域，其中第一列组装区域与第二列组装区域分开第一距离，其中在一列内的组装区域与最近的紧邻组装区域分开第二距离，且其中所述第一距离与所述第二距离不同，至少两个碳纳米管，其中第一碳纳米管和第二碳纳米管具有端部，其中所述第一碳纳米管的第一端与所述第一列中的第一组装区域接触，而所述第一碳纳米管的第二端与所述第二列中的第二紧邻组装区域接触，且其中第二碳纳米管的第一端与所述第一列中的第三组装区域接触，而所述第二碳纳米管的第二端与所述第二列中的第四紧邻组装区域接触，以及源极区域和漏极区域，其中第一源极区域与所述第一碳纳米管的第一端接触，第二源极区域与所述第二碳纳米管的第一端接触，第一漏极区域与所述第一碳纳米管的第二端接触，且第二漏极区域与所述第二碳纳米管的第二端接触。9.根据权利要求8所述的半导体器件，其中所述组装区域包括多晶硅或掺杂多晶硅以及碳、氮和氧。10.根据权利要求8所述的半导体器件，其中所述组装区域包括金属和选自由硫、氮及其组合所构成的组中的第二物质。11.根据权利要求8所述的半导体器件，其中所述组装区域包括选自由金、银、铜、钴、镍、钯、铂及其组合所构成的组中的第一金属。12.根据权利要求11所述的半导体器件，其中所述组装区域包括第二金属，所述第二金属与所述第一金属不同，并选自由镍和钴所构成的组中。13.根据权利要求8所述的半导体器件，其中所述衬底还包括第一栅极电介质区域和第二栅极电介质区域以及第一栅电极区域和第二栅电极区域，其中所述第一栅极电介质区域紧邻所述第一碳纳米管，所述第二栅极电介质区域紧邻所述第二碳纳米管，所述第一栅极电介质区域处于所述第一碳纳米管和所述第一栅电极区域之间，而所述第二栅极电介质区域处于所述第二碳纳米管和所述第二栅电极区域之间。14.根据权利要求8所述的半导体器件，其中所述碳纳米管是单壁半导电碳纳米管。15.根据权利要求8所述的半导体器件，其中栅极电介质材料设置在所述第一碳纳米管和所述第二碳纳米管上，而栅电极设置在所述栅极电介质材料上。16.根据权利要求8所述的半导体器件，其中光可图案化低k电介质材料设置在所述碳纳米管上。17.一种半导体器件，包括具有表面的衬底，其中所述表面具有设置在其上的电介质材料，在所述电介质材料中的过孔，设置在所述衬底表面上、所述过孔的第一端处的组装区域，其中所述组装区域包括第一金属和选自由硫、氮及其组合构成的组中的第二物质，至少一个碳纳米管，其中所述至少一个碳纳米管具有端部，其中所述至少一个碳纳米管的一端与所述组装区域接触，而所述碳纳米管的另一端紧邻所述过孔的与所述过孔的所述第一端相对的第二端，导电区域，其设置在所述过孔的第二端，并与所述碳纳米管电接触。18.根据权利要求17所述的半导体器件，其中所述至少一个碳纳米管是一束碳纳米管。19.根据权利要求17所述的半导体器件，其中所述第一金属选自由金、银、铜、钴、镍、钯、铂及其组合所构成的组中。20.根据权利要求19所述的半导体器件，其中所述组装区域包括选自由镍和钴所构成的组中的第二金属。21.根据权利要求17所述的半导体器件，其中所述至少一个碳纳米管是单壁金属质碳纳米管。22.根据权利要求17所述的半导体器件，还包括在所述导电区域和所述碳纳米管之间的衬层。23.一种计算设备，包括：母板，安装在所述母板上的通信芯片，以及安装在所述母板上的处理器，所述处理器包括晶体管，所述晶体管包括：具有表面的衬底，设置在所述衬底表面上的至少两个组装区域，其中所述组装区域包括第一金属和选自由硫、氮及其组合所构成的组中的第二物质，碳纳米管，其中所述碳纳米管具有端部，且其中第一端与第一组装区域接触，而第二端与第二组装区域接触，以及源极区域和漏极区域，其中所述源极区域与多个碳纳米管的第一端接触，而所述...

【专利技术属性】
技术研发人员：L·D·王，S·B·克伦德宁，D·J·米夏拉克，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：美国;US