半导体芯片制造技术

一种半导体芯片包括：中心区域，所述中心区域具有多个第一存储器单元；以及第一边缘，所述第一边缘与中心区域的第一侧相邻。第一边缘包括第一区域和第二区域。第一区域包括多个第二存储器单元，第二区域包括第一焊盘部，地址信号、命令信号、时钟信号、数据信号和控制信号中的至少一个经由所述第一焊盘部而输入和输出。

【技术实现步骤摘要】
半导体芯片相关申请的交叉引用本申请要求2013年2月7日向韩国知识产权局提交的韩国专利申请N0.10-2013-0014155的优先权，其全部内容通过引用合并于此。
本公开的实施例总体而言涉及半导体芯片。
技术介绍
在电子业中，随着更小型电子系统的发展，越来越需要高性能半导体器件。响应于这样的需求，已经开发了各种技术以提供大容量的半导体模块。可以通过增加有限面积内所集成的存储器单元的数量来实现大容量的半导体模块。近来，广泛地使用了层叠两个或更多个半导体芯片的技术，以提供适于增加存储容量的大容量的半导体模块。在对边缘处具有焊盘的半导体芯片进行层叠的情况下，可能需要间隔件以在半导体芯片之间提供均匀的间隔。半导体芯片之间的间隔对于连接焊盘和接合线而言是必须的。然而，设置在半导体芯片之间的间隔可能会增加每个半导体模块的总高度。因此，在实现大容量的半导体模块方面会存在一些限制。当每个半导体芯片具有包括宽度和大于宽度的长度的矩形形状时，焊盘可以设置在每个半导体芯片的沿长度方向的两个边缘处，并且矩形的半导体芯片可以层叠成相互交叉以暴露出焊盘。在这种情况下，即使不在半导体芯片之间设置间隔件的情况下也可以在焊盘上提供空间。因此，即使不使用间隔件也可以将接合线与焊盘连接。然而，如果矩形的半导体芯片层叠成相互交叉，则每个半导体芯片的两个边缘可以作为悬垂(overhang)，所述悬垂未被下方的半导体芯片物理性支撑。因此，与焊盘接合的接合线可能更容易被抬升而导致接合线故障。如果半导体芯片的长度增加，则悬垂的长度也会变得更长而导致更多的接合线故障。
技术实现思路
各种实施例针对半导体芯片。根据各种实施例，一种半导体芯片包括:中心区域，所述中心区域具有多个第一存储器单元；以及第一边缘，所述第一边缘与中心区域的第一侧相邻。第一边缘包括第一区域和第二区域。第一区域包括多个第二存储器单元，第二区域包括第一焊盘部，地址信号、命令信号、时钟信号、数据信号和控制信号中的至少一个经由所述第一焊盘部而输入和输出。根据进一步的实施例，一种半导体芯片包括:沿第一方向顺序地排列的第一列至第三列，以及沿第二方向顺序地排列的第一行至第三行。而且，所述半导体芯片包括多个第一存储器单元和多个第二存储器单元。所述多个第一存储器单元设置在位于第一列与第一行的交叉处的第一区域中，所述多个第二存储器单元设置在位于第二行的第二区域中。根据进一步的实施例，一种半导体芯片包括:沿第一方向顺序地排列的第一列至第三列，以及沿第二方向顺序地排列的第一行至第三行。所述半导体芯片包括:多个第一存储器单元，所述多个第一存储器单元设置在位于第一列与第一行的交叉处的第一区域中；多个第二存储器单元，所述多个第二存储器单元设置在位于第二行的第二区域中；第一焊盘部，所述第一焊盘部设置在位于第二列与第一行的交叉处的第三区域中；以及多个第三存储器单元，所述多个第三存储器单元设置在位于第三列与第一行的交叉处的第四区域中。第一焊盘部接收或输出地址信号、命令信号、时钟信号、数据信号和控制信号中的至少一个。根据一个实施例，一种半导体芯片包括:中心区域，所述中心区域包括第一存储器单元；以及第一边缘，所述第一边缘与中心区域的第一侧相邻，其中，第一边缘包括第一区域和第二区域，以及其中，第一区域包括第二存储器单元，第二区域包括第一焊盘部，信号经由所述第一焊盘部而输入和输出。根据一个实施例，一种半导体芯片包括:沿第一方向顺序地排列的第一列和第二列；沿第二方向顺序地排列的第一行和第二行；第一存储器单元，所述第一存储器单元设置在位于第一列与第一行的交叉处的第一区域中；以及第二存储器单元，所述第二存储器单元设置在位于第二行的第二区域中。根据一个实施例，一种半导体芯片包括:中心区域，所述中心区域包括多个第一存储器单元；以及第一边缘，所述第一边缘与中心区域的第一侧相邻；以及第二边缘，所述第二边缘与中心区域的第二侧相邻，其中，第一边缘包括第一区和第二区，其中，第一区包括多个第二存储器单元，第二区包括第一焊盘部，信号经由所述第一焊盘部而输入和输出，其中，第二边缘包括第三区域和第四区域，以及其中，第三区域包括多个第三存储器单元，第四区域包括第二焊盘，信号经由所述第二焊盘部而输入和输出。【附图说明】结合附图和随后的详细说明，专利技术构思的实施例将变得更加清楚，在附图中:图1是说明根据一个实施例的半导体芯片的配置的平面图；图2是说明根据一个实施例的半导体芯片的配置的平面图；图3是说明根据一个实施例的半导体芯片的配置的平面图；图4是说明根据一个实施例的半导体芯片的配置的平面图；以及图5是说明包括根据各种实施例的半导体芯片的半导体模块的一个实例的立体图。【具体实施方式】在下文中将结合附图描述实施例的各种实例及其专利技术构思。然而，本文中描述的各种实施例仅出于说明目的，并不意在限制专利技术构思的范围。图1是说明根据一个实施例的半导体芯片的配置的平面图。如图1所示，根据一个实施例的半导体芯片可以具有沿第一方向X的第一侧宽度Dffl，以及沿第二方向Y的第二侧宽度DW2。此外，半导体芯片可以包括沿第一方向X顺序地排列的第一至第三列，以及沿第二方向Y顺序地排列的第一至第三行。第一至第三列可以分别具有沿第一方向X的第一宽度PW1、第二宽度PW2和第三宽度PW3。第一至第三行可以分别具有沿第二方向Y的第四宽度PW4、第五宽度PW5和第六宽度PW6。因此，第一侧宽度Dffl可以与第一宽度PW1、第二宽度PW2和第三宽度PW3之和大体相等，第二侧宽度DW2可以与第四宽度PW4、第五宽度PW5和第六宽度PW6之和大体相等。半导体芯片可以包括设置在第一行中的第一边缘11、设置在第二行的中心区域12、以及设置在第三行的第二边缘13。因此，第一边缘11、中心区域12和第二边缘13可以分别具有沿第二方向Y的第四宽度PW4、第五宽度PW5和第六宽度PW6。第一边缘11可以布置成与第二边缘13相对，与中心区域12的一侧相邻。S卩，中心区域12可以设置在第一边缘11与第二边缘13之间。第一边缘11可以包括沿第一方向X顺序地排列的第一区域111、第二区域112和第三区域113。第一区域111可以位于第一列与第一行的交叉处，第二区域112可以位于第二列与第一行的交叉处，第三区域113可以位于第三列与第一行的交叉处。因此，第一区域111可以具有沿第一方向X的第一宽度PWl和沿第二方向Y的第四宽度PW4，第二区域112可以具有沿第一方向X的第二宽度PW2和沿第二方向Y的第四宽度PW4，第三区域113可以具有沿第一方向X的第三宽度PW3和沿第二方向Y的第四宽度PW4。中心区域12可以具有沿第一方向X的第一侧宽度DWl和沿第二方向Y的第五宽度PW5。第二边缘13可以具有沿第一方向X的第一侧宽度DWl和沿第二方向Y的第六宽度PW6。第一至第八存储体设置在第一区域111、第三区域113和中心区域12中。第一至第八存储体每个可以包括四个四分之一存储体。也就是，第一存储体可以包括四个第一四分之一存储体QBl,第二存储体可以包括四个第二四分之一存储体QB2，第三存储体可以包括四个第三四分之一存储体QB3，第四存储体可以包括四个第四四分之一存储体QB4。类似地，第五存储体可以包括四个第五本文档来自技高网...

【技术保护点】
一种半导体芯片，包括：中心区域，所述中心区域包括多个第一存储器单元；以及第一边缘，所述第一边缘与所述中心区域的第一侧相邻，其中，所述第一边缘包括第一区域和第二区域，以及其中，所述第一区域包括多个第二存储器单元，所述第二区域包括第一焊盘部，地址信号、命令信号、时钟信号、数据信号和控制信号中的至少一个经由所述第一焊盘部而输入和输出。

【技术特征摘要】
2013.02.07 KR 10-2013-00141551.一种半导体芯片,包括: 中心区域，所述中心区域包括多个第一存储器单元；以及 第一边缘，所述第一边缘与所述中心区域的第一侧相邻， 其中，所述第一边缘包括第一区域和第二区域，以及 其中，所述第一区域包括多个第二存储器单元，所述第二区域包括第一焊盘部，地址信号、命令信号、时钟信号、数据信号和控制信号中的至少一个经由所述第一焊盘部而输入和输出。2.如权利要求1所述的半导体芯片，其中，所述第一存储器单元中的一些以及所有的所述第二存储器单元同时被同一存储体地址访问。3.如权利要求2所述的半导体芯片，还包括第二边缘，所述第二边缘与所述中心区域的第二侧相邻， 其中，所述第二边缘包括第二焊盘部。4.如权利要求3所述的半导体芯片，其中，所述中心区域的所述第一侧和所述第二侧彼此相对。5.如权利要求2所述的半导体芯片，还包括第二边缘，所述第二边缘与所述中心区域的第二侧相邻， 其中，所述第二边缘包括设置有第三存储器单元的第三区域、以及第二焊盘部，所...

【专利技术属性】
技术研发人员：李仁宰，
申请(专利权)人：爱思开海力士有限公司，
类型：发明
国别省市：韩国;KR