本发明专利技术提供对噪声不敏感并且消耗电流小的半导体芯片。在半导体芯片中，通过具有小的电流驱动能力的调节器和具有大的电流驱动能力的调节器产生用于内部电路块的内部电源电压。在参考电压产生电路和具有大的电流驱动能力的调节器之间提供电压缓冲器。在低速操作模式，使电压缓冲器和具有大的电流驱动能力的调节器去激活。因此，抑制了参考电压中的噪声，并且可以减小消耗电流。
【技术实现步骤摘要】
本专利技术涉及半导体芯片，更加具体地说，本专利技术涉及具有不同的消耗电流的第一操作模式和第二操作模式的半导体芯片。
技术介绍
存在消耗第一电流的第一操作模式和消耗大于第一电流的第二电流的第二操作模式的半导体芯片(例如参见日本未经审查专利公开No. 2001-211640)。半导体芯片具有用于产生参考电压的参考电压产生电路、用于根据参考电压产生电源电压的第一调节器和第二调节器以及由通过第一调节器和第二调节器产生的电源电压驱动并且执行第一操作模式和第二操作模式的内部电路。第一调节器具有第一电流驱动能力，并且第二调节器具有高于第一电流驱动能力的第二电流驱动能力。在第一操作模式和第二操作模式中，分别激活第一调节器和第二调节器，由此减小了消耗电流。
技术实现思路
但是在相关领域中的半导体芯片却存在如下一个问题在第二调节器和内部电路之间的电源线路中发生了电压降(电流降)，并且因此电源电压下降。作为对抗措施，存在缩短电源线路的方法布置第二调节器，使其远离参考电压产生电路并且靠近内部电路。但在这个方法中，在参考电压产生电路和第二调节器之间的线路变得很长，并且在参考电压中产生了噪声。当参考电压产生电路的电流驱动能力增加时，可以抑制参考电压中的噪声，但消耗电流增加了。因此，本专利技术的一个主要目的是提供对噪声不敏感并且消耗电流小的半导体芯片。本专利技术涉及具有消耗第一电流的第一操作模式和消耗大于第一电流的第二电流的第二操作模式的半导体芯片，该半导体芯片包括用于产生第一参考电压的参考电压产生电路；具有第一电流驱动能力并基于第一参考电压产生电源电压的第一调节器；用于产生与第一参考电压相应水平的第二参考电压的电压缓冲器；具有高于第一电流驱动能力的第二电流驱动能力并且基于第二参考电压产生电源电压的第二调节器；以及内部电路，由第一调节器和第二调节器产生的电源电压驱动，并且执行第一操作模式和第二操作模式。 第一调节器和电压缓冲器被提供成靠近参考电压产生电路，第二调节器被提供成靠近内部电路。在第一操作模式中使所述电压缓冲器和所述第二调节器去激活。在根据本专利技术所述的半导体芯片中，所述电压缓冲器提供在参考电压产生电路和3第二调节器之间。在第一操作模式中，使所述电压缓冲器和所述第二调节器去激活。因此， 在参考电压中的噪声受到了抑制，并且可以减小消耗电流。附图说明图1是方块图，示出了根据本专利技术的实施例的半导体芯片的配置；图2是电路图，示出了图1中所示的电流源的配置；图3是电路图，示出了图1中所示的参考电压产生电路的配置；图4是电路图，示出了图1中所示的电流缓冲器的配置；图5是电路图，示出了图1中所示的电压缓冲器的配置；图6是电路图，示出了图1中所示的调节器RA 1的配置；图7是电路图，示出了图1中所示的调节器RB 1的配置；图8是电路图，示出了实施例的修改；图9是电路图，示出了实施例的另一种修改；图10是电路图，示出了实施例的又一种修改；图11是电路图，示出了实施例的又一种修改；图12是电路图，示出了实施例的又一种修改；图13是电路图，示出了实施例的又一种修改。具体实施例方式实施例的半导体芯片具有一个芯片上电源，该电源用于基于外部电源电压VCC产生内部电源电压VDD。半导体芯片具有以高速(如50兆赫兹)操作的高速操作模式和以低速(如32千赫兹)操作的低速操作模式。在高速操作模式中的消耗电流大于在低速操作模式中的消耗电流。如图1所示，所述半导体芯片具有正方形形状的半导体衬底1。在半导体衬底1的表面上，形成电流源2、BGR(带隙参考)电压源3、参考电压产生电路4、电流缓冲器5、电压缓冲器6、调节器RAl至RA3及RBl至RB3和内部电路块Bl至B3。BGR电压源3、参考电压产生电路4和电流缓冲器5布置在电流源2附近。电压缓冲器6和调节器RAl至RA3布置在参考电压产生电路4附近。调节器RBl至RB3布置在内部电路块Bl至B3附近。在半导体芯片中，在高速操作模式中，调节器RBl至RB3主要向内部电路块Bl至 B3供电。调节器RBl至RB3基于来自电流缓冲器5的偏置电压Vn2和来自电压缓冲器6的参考电压VR2进行操作。另一方面，在低速操作模式中，调节器RAl至RA3向内部电路块Bl 至B3供电。调节器RAl至RA3基于来自电流源2的偏置电压Vnl和来自参考电压产生电路4的参考电压VRl进行操作。在低速操作模式中，电流缓冲器5、电压缓冲器6和调节器 RBl至RB3停止操作。电流源2产生电压依赖性小的恒定电流Ic并且输出偏置电压Vpl和偏置电压 Vnl ；偏置电压Vpl用于向P沟道MOS晶体管传递与恒定电流Ic相应水平的电流，而偏置电压Vnl用于向N沟道MOS晶体管传递与恒定电流Ic相应水平的电流。如图2所示，电流源2包括P沟道MOS晶体管11和晶体管12、N沟道MOS晶体管 13和晶体管14以及电阻性元件15。晶体管11和晶体管13以及电阻性元件15串联地耦合在外部电源电压VCC的线路和地电压VSS的线路之间。晶体管12和晶体管14串联地耦合在外部电源电压VCC的线路和地电压VSS的线路之间。晶体管11和晶体管12的栅极耦合到晶体管11的漏极(输出节点mi)。晶体管13和晶体管14的栅极耦合到晶体管14的漏极(输出节点附2)。晶体管11的尺寸和晶体管12的尺寸相同，并且流过在左侧的电流路径的电流Ic 和流过在右侧的电流路径的电流Ic彼此相同。晶体管13的栅极长度(L尺寸)和晶体管 14的栅极长度(L尺寸)相同，并且晶体管13的栅极宽度(W尺寸)大于晶体管14的栅极宽度(W尺寸)。借助晶体管13和晶体管14的栅极电压之间的差值以及电阻性元件15的电阻值，确定了电流源2的恒定电流Ic的值。在输出节点Nll处，出现与恒定电流Ic相应水平的偏置电压Vpl。在输出节点N12处，出现与恒定电流Ic相应水平的偏置电压Vnl。电流源2的输出阻抗等于晶体管11至晶体管14的跨导的倒数。BGR电压源3包括双极性晶体管和电阻性元件(未示出)、基于偏置电压Vpl和偏置电压Vnl进行操作并且产生具有小的温度依赖性并且小的电压依赖性的恒定电压 Vbgr (如 1. 1 伏)。再次参照图1，参考电压产生电路4基于偏置电压Vpl和偏置电压Vnl进行操作， 并且基于恒定电压Vbgr产生参考电压VRl (如1. 5伏)。如图3所示，参考电压产生电路4包括P沟道MOS晶体管21至晶体管M、N沟道 MOS晶体管25至晶体管29、电容器30和电阻性元件31和电阻性元件32。晶体管21、晶体管25和晶体管27串联地耦合在外部电源电压VCC的线路和地电压VSS的线路之间。晶体管22和晶体管沈串联耦合在外部电源电压VCC的线路和晶体管27的漏极(节点N27)之间。晶体管21和晶体管22的栅极耦合到晶体管21的漏极。晶体管25至晶体管27的栅极分别接收电压Vf、电压Vbgr和电压Vnl。晶体管21、晶体管22和晶体管25至晶体管27构成差分放大器33，该放大器33 用于比较电压Vf和电压Vbgr，并且向晶体管22和晶体管沈之间的输出节点N22输出与比较结果相应水平的信号。晶体管27用作恒流源，该电流源用于传递与偏置电压Vnl相应水平的恒定电流。即使在外部电源电压VCC波动的情况下，流入晶体管27中的电流，本文档来自技高网...
【技术保护点】
【技术特征摘要】
...
【专利技术属性】
技术研发人员：野谷宏美，鹿岛一生，
申请(专利权)人：瑞萨电子株式会社，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。