层叠陶瓷电容器制造技术

本发明专利技术提供一种层叠陶瓷电容器，实现在小型大容量的层叠陶瓷电容器中的CR积的改善。位于层叠体的最外层位置P1的电介质晶粒的平均粒径为D1、位于层叠体的中央位置P2的电介质晶粒的平均粒径为D2、位于层叠体的侵入25％的位置P3的电介质晶粒的平均粒径为D3的层叠陶瓷电容器中，通过局部地抑制烧制导致的电介质晶粒的晶粒成长，使得平均粒径D1、D2和D3的关系满足1.5×D1＜D3且1.2×D2＜D3的条件。由此，即使为1μm以下的电介质厚度，也能够获得充分的CR积。

【技术实现步骤摘要】
层叠陶瓷电容器
本专利技术涉及层叠陶瓷电容器。特别是涉及实现了作为静电电容和绝缘电阻的积的CR积的改善的层叠陶瓷电容器及其制作方法。
技术介绍
伴随移动电话等的数字电子设备的小型化和薄型化，安装于电子电路基板等的层叠陶瓷电容器（MLCC：Multi-Layerceramiccapacitor）中所要求的芯片尺寸的小型化和大电容化的需求逐年增加。在小型的层叠陶瓷电容器中，为了提高其静电电容，需要使电介质层薄层化，高密度且多层地层叠。但是，在使电介质层的厚度为微米量级（micronorder）及其以下的情况下，电介质层的层厚和晶粒径大致相等，接近所谓的一层一晶粒的微小结构。在具有一层一晶粒结构的电介质层中，电介质晶粒间的晶界减少，因此，存在由此导致的绝缘电阻的降低、耐电压的降低等的层叠陶瓷电容器的可靠性恶化的情况。另外，在陶瓷电容器的烧制时电介质晶粒过剩地进行晶粒成长的情况下，也产生电介质层中的晶界减少、绝缘电阻降低等的同样的问题。这样，层叠陶瓷电容器的高密度化导致的静电电容的确保和绝缘电阻存在相互权衡的关系，CR积（静电电容与绝缘电阻值的积）用作用于比较层叠陶瓷电容器的品质特性的一个指标。作为改善薄层化导致的CR积的降低的现有技术，例如在专利文献1中公开有，电介质层以10～30体积％的比例含有粒径0.4μm以上的大径结晶晶粒，并且以50～70体积％的比例含有粒径0.25μm以下的小径晶粒的电介质的层叠结构。另外，作为利用电介质晶粒的晶粒成长兼顾静电电容的获得和良好的绝缘特性或可靠性的方法，提出了控制电介质晶粒的纵横比的方法（例如专利文献2）、控制一层一晶粒比率的方法（例如专利文献3）、使电介质组成为绝缘性高的组成的方法（例如专利文献4）等。现有技术文献专利文献技术文献1：日本特开2001－338828号公报技术文献2：日本特开2010－212503号公报技术文献3：日本特开平11－317322号公报技术文献4：日本特开2010－180124号公报
技术实现思路
专利技术想要解决的课题但是，即使使用这些任一种的现有技术，也不能够解决层叠陶瓷电容器的CR积具有上限、即在某一定的层厚以下使静电电容增加的情况下绝缘电阻急剧降低（例如参照图10）的课题。本专利技术是为了解决上述的课题而完成的，目的在于提供，通过抑制因烧制导致的晶粒成长的进行比较快的部分的晶粒成长，与现有技术相比能够实现CR积的改善，即使在1μm以下的电介质厚度也能够获得充分的CR积的层叠陶瓷电容器。用于解决课题的技术方案为了解决上述课题，本专利技术提供一种层叠陶瓷电容器，其具备电介质层和内部电极层交替层叠而形成的层叠体，上述层叠陶瓷电容器中，位于上述层叠体的层叠方向上的最外层位置的电介质晶粒的平均粒径为D1，位于上述层叠体的层叠方向上的中央位置的电介质晶粒的平均粒径为D2，位于上述层叠体的层叠方向上的将上述最外层位置和上述中央位置之间等分的中间位置的电介质晶粒的平均粒径为D3的情况下，上述平均粒径D1、D2和D3的关系满足1.5×D1＜D3、并且满足1.2×D2＜D3的条件。优选上述层叠陶瓷电容器还满足1.5×D2＜D3的条件。并且，优选位于与上述层叠体的层叠方向正交的方向上的最外缘位置的电介质晶粒的平均粒径为D4的情况下，上述平均粒径D3和D4的关系还满足1.5×D4＜D3的条件。上述层叠陶瓷电容器优选上述电介质层的1层的厚度为0.8μm，上述平均粒径D1为0.4μm以下。上述层叠陶瓷电容器优选形成有对上述层叠体的外侧进行覆盖的陶瓷的边缘部，在上述边缘部中添加有抑制上述电介质层的晶粒成长的晶粒成长抑制剂。上述层叠陶瓷电容器优选填补在上述电介质层与上述内部电极层之间产生的高低差的反图案片中，添加有抑制上述电介质层的晶粒成长的晶粒成长抑制剂。上述层叠陶瓷电容器优选上述晶粒成长抑制剂包含选自Mn、Mg、稀土类元素中的至少一种元素。专利技术效果根据本专利技术，在要求小型和大容量的面向高端的层叠陶瓷电容器中，即使电介质厚为1μm以下也能够实现充分的CR积。附图说明图1是将本专利技术的实施方式的层叠陶瓷电容器的内部局部切断示意性地表示的立体图。图2是将电介质晶粒的粒径的不同在层叠体的截面的区域区分开示意性地表示的图。图3是表示烧制前的生片和导电性膏膜的各1层的截面图。图4是表示在烧制前的生片和导电性膏膜形成有反图案片的各1层的截面图。图5是层叠体的最外层部分的示意图。图6是层叠体的侵入50％的部分的示意图。图7是层叠体的侵入25％的部分的示意图。图8是为了说明平均粒径而将层叠体的内部放大表示的示意截面图。图9是为了说明平均粒径而将层叠体的电极侧端部放大表示的示意截面图。图10是表示与比较例对比的本专利技术的层叠陶瓷电容器的CR积的特性的曲线图。附图标记说明1层叠陶瓷电容器（MLCC）10陶瓷烧结体11层叠体（内电有源层）12电介质层13内部电极层14边缘部15覆盖部16侧边缘部20外部电极22生片23导电性膏膜24反图案片具体实施方式以下，说明本专利技术的实施方式的层叠陶瓷电容器。图1是将层叠陶瓷电容器1的内部局部切断示意性地表示的立体图。层叠陶瓷电容器1大致包括：具有按标准确定的芯片尺寸和形状（例如1.0mm×0.5mm×0.5mm的长方体）的陶瓷烧结体10；和形成在陶瓷烧结体10的两侧的一对的外部电极20。图1表示长方体的层叠陶瓷电容器1的一角被切断的截面。另外，在图1的圆内将层叠体11的截面放大表示。陶瓷烧结体10例如以BaTiO3（钛酸钡）为主成分烧制，具有在内部交替层叠有电介质层12和内部电极层13的层叠体（也称为内电有源层）11。内电有源层是指有助于层叠陶瓷电容器1的蓄电动作的、大致长方体状的层叠体11的部分。该层叠体11根据层叠陶瓷电容器1所要求的静电电容、耐久电压等的要求，具有由2个内部电极层13夹着的电介质层12的每一层的厚度例如为0.8μm以下的高密度多层结构。另外，以覆盖层叠体11的外侧的方式形成有边缘部14。边缘部14，详细而言如图1所示，包括：覆盖层叠体11的层叠方向上的最外层的上下的覆盖部15；和覆盖在与层叠体11的层叠方向正交的方向上的最外缘的两侧的侧边缘部16。边缘部14与电介质层12同样例如由以BaTiO3为主成分烧制的陶瓷形成。对层叠体11加以覆盖的陶瓷的边缘部14为了保护电介质层12和内部电极层13等不受来自外部的湿气、污染物等的污染，防止层叠体11的时效劣化而形成。图2是将层叠体11沿层叠方向切断，将电介质晶粒的粒径的不同在层叠体11的截面的区域区分开示意性地表示的图。根据本专利技术的一个特征，位于层叠体11的层叠方向上的最外层位置P1的电介质晶粒的平均粒径为D1，位于层叠体11的层叠方向上的中央位置P2的电介质晶粒的平均粒径为D2，位于层叠体11的层叠方向上的将最外层位置P1和中央位置P2之间等分的中间位置P3的电介质晶粒的平均粒径为D3时，在这些平均粒径中，至少满足1.5×D1＜D3···式（1）的条件。除此之外，还优选在这些平均粒径中，满足1.2×D2＜D3···式（2）的条件。另外，优选在上述式（2）中，还满足1.5×D2＜D3···式（2）’的条件。在此，中央位置P2为向层叠体（内电有源层）11的内部在其层叠方向上侵入50％的位置，中间本文档来自技高网...

【技术保护点】
一种层叠陶瓷电容器，其具备电介质层和内部电极层交替层叠而形成的层叠体，所述层叠陶瓷电容器的特征在于：位于所述层叠体的层叠方向上的最外层位置的电介质晶粒的平均粒径为D1，位于所述层叠体的层叠方向上的中央位置的电介质晶粒的平均粒径为D2，位于所述层叠体的层叠方向上将所述最外层位置和所述中央位置之间等分的中间位置的电介质晶粒的平均粒径为D3的情况下，所述平均粒径D1、D2和D3的关系满足1.5×D1＜D3、并且1.2×D2＜D3的条件。

【技术特征摘要】
2013.01.31 JP 2013-0170781.一种层叠陶瓷电容器，其具备：电介质层和内部电极层交替层叠而形成的层叠体；覆盖所述层叠体的层叠方向上的最外层的上下的覆盖部；和覆盖所述层叠体的与层叠方向正交的方向上的最外缘的两侧的侧边缘部，所述层叠陶瓷电容器的特征在于：位于所述层叠体的层叠方向上的最外层位置的、构成被内部电极层夹着的电介质层的电介质晶粒的平均粒径为D1，位于所述层叠体的层叠方向上的中央位置的、构成被内部电极层夹着的电介质层的电介质晶粒的平均粒径为D2，位于所述层叠体的层叠方向上将所述最外层位置和所述中央位置之间等分的中间位置的、构成被内部电极层夹着的电介质层的电介质晶粒的平均粒径为D3的情况下，所述平均粒径D1、D2和D3的关系满足1.5×D1＜D3、并且1.2×D2＜D3的条件，所述平均粒径D1为所述电介质层的厚度的1/...

【专利技术属性】
技术研发人员：森田浩一郎，谷口克哉，
申请(专利权)人：太阳诱电株式会社，
类型：发明
国别省市：日本;JP