一种半导体器件及其制造方法技术

本发明专利技术提供一种半导体器件及其制造方法，涉及半导体技术领域。本发明专利技术提供的半导体器件包括垂直MOS晶体管，所述垂直MOS晶体管的漏极与主体之间设置有介电层。本发明专利技术提供的半导体器件的制造方法，包括制造位于垂直MOS晶体管的漏极与主体之间的介电层的步骤。本发明专利技术提供的半导体器件，由于在垂直MOS晶体管的漏极与主体之间设置了介电层，可以有效抑制由于寄生双极型晶体管导致的漏电流，并可以改善阈值电压。本发明专利技术提供的半导体器件的制造方法制造的半导体器件，同样具有上述优点。

【技术实现步骤摘要】
一种半导体器件及其制造方法
本专利技术涉及半导体
，具体而言涉及一种半导体器件及其制造方法。
技术介绍
在半导体
中，随着半导体器件制造技术的不断发展，垂直MOS晶体管（verticalMOSFET，简称VMOS）由于其自身的优良器件性能而具备越来越广阔的应用前景。然而，在实际应用中，传统的垂直MOS晶体管（VMOS）往往由于器件内的寄生双极型晶体管的存在而很容易产生大的漏电流。此外，传统的垂直MOS晶体管由于栅极长度（gatelength）的影响，还比较容易导致阈值电压（Vth）较小。传统的VMOS的上述问题，导致了其在应用时将不可避免地在一定程度上影响半导体器件的性能。因此，需要提出一种新的半导体器件及其制造方法，以解决现有技术中存在的上述问题。
技术实现思路
针对现有技术的不足，本专利技术提供一种半导体器件及其制造方法。一方面，本专利技术提供一种半导体器件的制造方法，其中所述半导体器件包括垂直MOS晶体管，所述方法包括制造位于所述垂直MOS晶体管的漏极与主体之间的介电层的步骤。进一步的，所述方法包括：步骤S101：提供半导体衬底，在所述半导体衬底上依次形成包括第一绝缘层、第一牺牲层和第二牺牲层的叠层结构；步骤S102：刻蚀形成贯穿所述叠层结构的凹槽；步骤S103：在所述凹槽内形成所述垂直MOS晶体管的主体，其中，所述主体的高度低于所述叠层结构；步骤S104：在所述主体的上方、所述凹槽的内侧形成相对的第一侧壁和第二侧壁；步骤S105：在所述第一侧壁和第二侧壁之间、所述主体之上形成低于所述叠层结构的介电层。其中，所述介电层的材料为二氧化硅。形成所述介电层的方法为热氧化法。其中，形成所述垂直MOS晶体管的主体的方法为硅外延生长。进一步的，在所述步骤S105之后还包括如下步骤：步骤S106：去除所述第一侧壁和第二侧壁，并在所述凹槽内形成填充材料层；步骤S107：去除所述第二牺牲层，并在所述填充材料层的顶部及侧壁形成第二绝缘层；步骤S108：去除所述第一牺牲层；步骤S109：在所述主体的两侧依次形成所述垂直MOS晶体管的第一栅介电层和第二栅介电层以及位于所述第一栅介电层外侧的第一栅极和位于所述第二栅介电层外侧的第二栅极；步骤S110：通过离子注入在所述半导体衬底位于所述主体两侧的区域形成所述垂直MOS晶体管的第一源极和第二源极，在所述介电层的上方形成所述垂直MOS晶体管的漏极。其中，在所述步骤S108和步骤S109之间还包括如下步骤：进行轻掺杂处理，以在所述半导体衬底位于所述主体两侧的区域形成第一轻掺杂区和第二轻掺杂区、在所述填充材料层内形成第三轻掺杂区。另一方面，本专利技术提供一种半导体器件，其中所述半导体器件包括垂直MOS晶体管，所述垂直MOS晶体管的漏极与主体之间设置有介电层。进一步的，所述垂直MOS晶体管包括：半导体衬底；位于所述半导体衬底上且高于所述半导体衬底的主体；位于所述半导体衬底在所述主体两侧的区域的第一源极和第二源极；位于所述主体两侧的第一栅极和第二栅极；以及位于所述主体上方的漏极。进一步的，所述垂直MOS晶体管还包括：位于所述第一源极与所述第一栅极之间、以及所述第二源极与所述第二栅极之间的第一绝缘层；位于所述第一栅极与所述主体之间且垂直于所述半导体衬底的第一栅介电层以及位于所述第二栅极与所述主体之间且垂直于所述半导体衬底的第二栅介电层；位于所述第一栅极与所述主体之间、以及所述第二栅极与所述主体之间的第二绝缘层。其中，所述介电层的宽度小于所述主体的宽度。其中，所述介电层的材料为二氧化硅。其中，所述主体的材料为硅。本专利技术的半导体器件，由于在垂直MOS晶体管的漏极与主体之间设置了介电层，可以有效抑制由于寄生双极型晶体管导致的漏电流，并且可以改善阈值电压（Vth）。本专利技术的半导体器件的制造方法，可以用于制造上述结构的半导体器件，因而其制造的半导体器件同样具有上述优点。附图说明本专利技术的下列附图在此作为本专利技术的一部分用于理解本专利技术。附图中示出了本专利技术的实施例及其描述，用来解释本专利技术的原理。附图中：图1A-图1O为本专利技术提出的一种半导体器件的制造方法各步骤的示意性剖面图；其中，图1O为本专利技术提出的一种半导体器件的结构的示例性剖面图。具体实施方式在下文的描述中，给出了大量具体的细节以便提供对本专利技术更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本专利技术可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本专利技术发生混淆，对于本领域公知的一些技术特征未进行描述。应当理解的是，本专利技术能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本专利技术的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本专利技术教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。在此使用的术语的目的仅在于描述具体实施例并且不作为本专利技术的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该规格书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。这里参考作为本专利技术的理想实施例(和中间结构)的示意图的横截面图来描述专利技术的实施例。这样，可以预期由于例如制造技术和/或容差导致的从所示形状的变化。因此，本专利技术的实施例不应当局限于在此所示的区的特定形状，而是包括由于例如制造导致的形状偏差。例如，显示为矩形的注入区在其边缘通常具有圆的或弯曲特征和/或注入浓度梯度，而不是从注入区到非注入区的二元改变。同样，通过注入形成的埋藏区可导致该埋本文档来自技高网...

【技术保护点】
一种半导体器件的制造方法，其特征在于，所述半导体器件包括垂直MOS晶体管，所述方法包括制造位于所述垂直MOS晶体管的漏极与主体之间的介电层的步骤。

【技术特征摘要】
1.一种半导体器件的制造方法，其特征在于，所述半导体器件包括垂直MOS晶体管，所述方法包括制造位于所述垂直MOS晶体管的漏极与主体之间的介电层的步骤，所述介电层位于所述主体的上方，以抑制漏电流的产生。2.如权利要求1所述的半导体器件的制造方法，其特征在于，所述方法包括：步骤S101：提供半导体衬底，在所述半导体衬底上依次形成包括第一绝缘层、第一牺牲层和第二牺牲层的叠层结构；步骤S102：刻蚀形成贯穿所述叠层结构的凹槽；步骤S103：在所述凹槽内形成所述垂直MOS晶体管的主体，其中，所述主体的高度低于所述叠层结构；步骤S104：在所述主体的上方、所述凹槽的内侧形成相对的第一侧壁和第二侧壁；步骤S105：在所述第一侧壁和第二侧壁之间、所述主体之上形成低于所述叠层结构的介电层。3.如权利要求2所述的半导体器件的制造方法，其特征在于，所述介电层的材料为二氧化硅。4.如权利要求2所述的半导体器件的制造方法，其特征在于，形成所述介电层的方法为：热氧化法。5.如权利要求2所述的半导体器件的制造方法，其特征在于，形成所述垂直MOS晶体管的主体的方法为硅外延生长。6.如权利要求2～5任一项所述的半导体器件的制造方法，其特征在于，在所述步骤S105之后还包括如下步骤：步骤S106：去除所述第一侧壁和第二侧壁，并在所述凹槽内形成填充材料层；步骤S107：去除所述第二牺牲层，并在所述填充材料层的顶部及侧壁形成第二绝缘层；步骤S108：去除所述第一牺牲层；步骤S109：在所述主体的两侧依次形成所述垂直MOS晶体管的第一栅介电层和第二栅介电层以及位于所述第一栅介电层外侧的第一栅极和位于所述第二栅介电层外侧的第二栅极；步骤S110：通过离子...

【专利技术属性】
技术研发人员：刘金华，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：上海;31