顶层金属互连层的制造方法技术

本发明专利技术提供一种顶层金属互连层的制造方法，包括：提供半导体衬底，在所述半导体衬底上形成器件结构，并在所述器件结构上形成若干层底层金属互连层；利用电镀工艺，在所述若干层底层金属互连层上形成顶层金属互连层，所述顶层金属互连层的晶粒尺寸小于1μm；接着，直接对所述顶层金属互连层进行化学机械研磨工艺；在所述顶层金属互连层上覆盖钝化层。本发明专利技术所述顶层金属互连层的制造方法，能够避免顶层金属互连层晶粒尺寸增加，使晶体尺寸控制在小于1μm的范围之内，从而在保持半导体器件的晶圆导通测试合格率同时，保证在化学机械研磨工艺过程中，提高顶层金属互连层的机械抗压力，避免半导体器件发生断裂、坍塌等问题，进一步提高产品良率。

【技术实现步骤摘要】
【专利摘要】本专利技术提供一种，包括：提供半导体衬底，在所述半导体衬底上形成器件结构，并在所述器件结构上形成若干层底层金属互连层；利用电镀工艺，在所述若干层底层金属互连层上形成顶层金属互连层，所述顶层金属互连层的晶粒尺寸小于1μm；接着，直接对所述顶层金属互连层进行化学机械研磨工艺；在所述顶层金属互连层上覆盖钝化层。本专利技术所述，能够避免顶层金属互连层晶粒尺寸增加，使晶体尺寸控制在小于1μm的范围之内，从而在保持半导体器件的晶圆导通测试合格率同时，保证在化学机械研磨工艺过程中，提高顶层金属互连层的机械抗压力，避免半导体器件发生断裂、坍塌等问题，进一步提高产品良率。【专利说明】
本专利技术涉及一种半导体器件的制造方法，尤其涉及一种。
技术介绍
在传统的半导体制造工艺中，顶层金属互连层(Top Metal)是不可缺少的一部分，随着相关领域的发展，对电感器件的要求逐步提高，也就是需要有着更优的品质因数Q值，由于降低顶层金属互连层的电阻率可以提高Q值，而降低顶层金属互连层的电阻率一般采用顶层金属互连层加厚的方式来达到，所以越来越多的厂家对顶层金属互连层的厚度做出了较高的要求，甚至会要求达到IOym厚的顶层金属互连层。现有技术中，顶层金属互连层的形成过程通常包括以下步骤:首先，在器件结构及若干底层金属互连层上形成顶层金属互连层；接着会对顶层金属互连层的退火工艺，退火工艺温度约为200°C，退火时间约为90s ;之后，对顶层金属互连层进行化学机械研磨。通常，在退火工艺之 后，顶层金属互连层的晶格发生改变，从而增大晶粒尺寸(Grain Size),晶粒尺寸甚至达到2 μ m以上，导致半导体器件发生变形，即影响整个晶圆的曲率，晶圆曲率变化过大会影响顶层金属互连层的机械应力，导致在化学机械研磨过程中，因此半导体器件发生断裂、坍塌等问题。
技术实现思路
本专利技术的目的是提供一种能够提高顶层金属互连层机械应力的。为解决上述问题，本专利技术提供一种，包括:提供半导体衬底，在所述半导体衬底上形成器件结构，并在所述器件结构上形成若干层底层金属互连层；利用电镀工艺，在所述若干层底层金属互连层上形成顶层金属互连层，所述顶层金属互连层的晶粒尺寸小于Iym;执行电镀工艺后，直接对所述顶层金属互连层进行化学机械研磨工艺；在所述顶层金属互连层上覆盖钝化层。进一步的,所述顶层金属互连层的厚度为Ιμπι~ΙΟμπι。进一步的，所述底层金属互连层的材质为铜。进一步的，所述钝化层为氮化硅、氧化硅及氮氧化硅中的一种或其组合。进一步的,所述钝化层厚度为2 μ m~6 μ m。综上所述，本专利技术所述，通过在电镀工艺形成顶层金属互连层的步骤之后，省略对顶层金属互连层进行退火工艺，而是直接对所述底层金属互连层进行化学机械研磨工艺，通过省略现有技术中的退火工艺，从而避免顶层金属互连层晶粒尺寸增加，使晶体尺寸控制在小于I μ m的范围之内，从而在保持半导体器件的晶圆导通测试合格率同时，保证在化学机械研磨工艺过程中，提高顶层金属互连层的机械抗压力，避免半导体器件发生断裂、坍塌等问题，进一步提高产品良率。【专利附图】【附图说明】图1为本专利技术一实施例中顶层金属互连层的制造过程的流程示意图。图2为本专利技术未进行退火工艺与现有技术进行退火工艺后在化学机械研磨工艺中，晶圆的曲率半径的比较示意图。图3为本专利技术制造方法形成的半导体器件与现有技术形成的半导体器件失效率测试过程中的比较示意图。【具体实施方式】为使本专利技术的内容更加清楚易懂，以下结合说明书附图，对本专利技术的内容作进一步说明。当然本专利技术并不局限于该具体实施例，本领域内的技术人员所熟知的一般替换也涵盖在本专利技术的保护范围内。其次，本专利技术利用示意图进行了详细的表述，在详述本专利技术实例时，为了便于说明，示意图不依照一般比例局部放大，不应以此作为对本专利技术的限定。图1为本专利技术一实施例中顶层金属互连层的制造过程的流程示意图。如图1所示，本专利技术提供一种，包括以下步骤:步骤SOl:提供半导体衬底，在所述半导体衬底上形成器件结构，并在所述器件结构上形成若干层底层金属互连层；其中，所述顶层金属互连层较佳的厚度为I μ m?10 μ m，所述底层金属互连层较佳的材质为铜。步骤S02:利用电镀工艺，在所述若干层底层金属互连层上形成顶层金属互连层，所述顶层金属互连层的晶粒尺寸较佳的小于I μ m ;通过将所述晶粒尺寸控制在I μ m,从而可以提高顶层金属互连层的机械应力，从而避免在后续化学机械研磨工艺过程中，半导体器件在应力的作用下发生断裂、坍塌等问题。步骤S03:执行电镀工艺后，直接对所述顶层金属互连层进行化学机械研磨工艺(ECP);所述化学机械研磨工艺为本领域技术人员所熟知的
技术实现思路
，故不再赘述。图2为进行退火工艺与未进行退火工艺后在化学机械研磨工艺中，晶圆的曲率半径的比较示意图。如图2所示，其中曲线A为现有技术的进行退火工艺后，在化学机械研磨(ECP)过程中，晶圆的曲率半径的变化示意图，从曲线A可以看到，晶圆的曲率半径发生了很大的变化，晶圆的曲率半径变化较大，容易在化学机械研磨过程中，承受不住机械压力，造成半导体器件的断裂、坍塌等问题，影响产品良率。其中B曲线为本专利技术不进行退火工艺，直接进行化学机械研磨工艺，从曲线B可以看到，相比于现有技术，本专利技术所述顶层金属互连层的制造过程中，所述晶圆的曲率半径基本未改变，故在化学机械研磨过程中，机械压力的承受能力更强，减少或避免半导体器件的断裂、坍塌等问题，进而提高产品良率。图3为本专利技术制造方法形成的半导体器件与现有技术形成的半导体器件失效率测试过程中的比较示意图。如图3所示，其中曲线C和曲线D为本专利技术所述形成的半导体器件，曲线E和曲线F为现有技术所述形成的半导体器件，由此可见，本专利技术所述形成的半导体器件同样符合失效时间在10S(1.00E+01S)以上的失效时间要求，满足器件良率要求。步骤S04:在所述顶层金属互连层上覆盖钝化层。所述钝化层为氮化硅、氧化硅及氮氧化硅中的一种或其组合，所述钝化层厚度为2 μ m?6 μ m。综上所述，本专利技术所述，通过在电镀工艺形成顶层金属互连层的步骤之后，省略对顶层金属互连层进行退火工艺，而是直接对所述底层金属互连层进行化学机械研磨工艺，通过省略现有技术中的退火工艺，从而避免顶层金属互连层晶粒尺寸增加，使晶体尺寸控制在小于I μ m的范围之内，从而在保持半导体器件的晶圆导通测试合格率同时，保证在化学机械研磨工艺过程中，提高顶层金属互连层的机械抗压力，避免半导体器件发生断裂、坍塌等问题，进一步提高产品良率。虽然本专利技术已以较佳实施例揭露如上，然其并非用以限定本专利技术，任何所属
中具有通常知识者，在不脱离本专利技术的精神和范围内，当可作些许的更动与润饰，因此本专利技术的保护范围当视权利要求书所界定者为准。【权利要求】1.一种，包括: 提供半导体衬底，在所述半导体衬底上形成器件结构，并在所述器件结构上形成若干层金属互连层； 利用电镀工艺，在所述若干层底层金属互连层上形成顶层金属互连层，所述顶层金属互连层的晶粒尺寸小于Iym; 执行电镀工艺后，直接对所述顶层金属互连层进行化学机械研磨工艺； 在所述顶层金属互连层上覆盖钝化层。2.如权利要求1所述的，其特征在于，所述顶层金属互连本文档来自技高网...

【技术保护点】
一种顶层金属互连层的制造方法，包括：提供半导体衬底，在所述半导体衬底上形成器件结构，并在所述器件结构上形成若干层金属互连层；利用电镀工艺，在所述若干层底层金属互连层上形成顶层金属互连层，所述顶层金属互连层的晶粒尺寸小于1μm；执行电镀工艺后，直接对所述顶层金属互连层进行化学机械研磨工艺；在所述顶层金属互连层上覆盖钝化层。

【技术特征摘要】

【专利技术属性】
技术研发人员：李广宁，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：上海;31