一种半导体器件的制造方法技术

本发明专利技术提供一种半导体器件的制造方法，涉及半导体技术领域。该方法包括：步骤S101：提供半导体衬底，在所述半导体衬底上形成硬掩膜；步骤S102：在所述硬掩膜和半导体衬底中形成浅沟槽隔离；步骤S103：在所述半导体衬底中形成超浅沟槽隔离以及位于其两侧的条状图案。本发明专利技术的半导体器件的制造方法，由于采用了先形成浅沟槽隔离，再形成超浅沟槽隔离的方式制造沟道分段的晶体管，避免了现有技术中采用双重图形技术容易造成浅沟槽隔离与超浅沟槽隔离重叠的问题，提高了半导体器件的良率。

【技术实现步骤摘要】
一种半导体器件的制造方法
本专利技术涉及半导体
，具体而言涉及一种半导体器件的制造方法。
技术介绍
如何减小短沟道效应（shortchanneleffect），是半导体器件制造工艺面临的关键问题之一。现有技术中，通过使用沟道分段的晶体管（SegFet）制作半导体器件的技术方案，是可以用来减小器件的短沟道效应的非常有前景的技术之一。在现有技术中，使用沟道分段的晶体管（SegFet）的半导体器件的结构如图1所示（图1为沿着栅极宽度方向的剖视图）。该半导体器件包括半导体衬底100以及位于其上的浅沟槽隔离STI101、栅极104，其中沟道区域被超浅沟槽隔离（VeryShallowTrenchIsolation，VSTI）102分隔成多个子段，半导体衬底100（具体而言，为沟道部分）位于每两个相邻的VSTI之间或VSTI与STI之间的部分为条状图案（stripe）103。其中，条状图案103的分布由浅沟槽隔离101和超浅沟槽隔离102的位置决定，其宽度受制造工艺精度的影响。由于沟道区域被VSTI分隔成了多个子段，形成了沟道分段的晶体管，所以该半导体器件受短沟道效应的影响较小，即这一结构减小了器件的短沟道效应。为了实现更好的减小短沟道效应的技术效果，必须形成良好的条状图案；并且，形成的条状图案的宽度越小，制造的半导体器件具有越好的阈值电压表现。因此，在半导体器件的制造过程中，如何形成条状图案，是制约半导体器件制造的重要因素之一。目前，在半导体器件的制造工艺中，制造使用沟道分段的晶体管的半导体器件一般采用双重图形（doublepatterning）技术，先刻蚀形成条状图案（即形成VSTI）再刻蚀形成STI。然而，该方法很容易造成STI与VSTI的重叠问题（overlayissue），这就导致了无法形成良好的条状图案，进而导致了半导体器件的不良。因此，为了解决上述问题，需要提出一种新的半导体器件的制造方法。
技术实现思路
针对现有技术的不足，本专利技术提供一种半导体器件的制造方法，该方法包括：步骤S101：提供半导体衬底，在所述半导体衬底上形成硬掩膜；步骤S102：在所述硬掩膜和半导体衬底中形成浅沟槽隔离；步骤S103：在所述半导体衬底中形成超浅沟槽隔离以及位于其两侧的条状图案。进一步的，所述步骤S102包括：步骤S1021：在所述硬掩膜和半导体衬底中形成浅沟槽隔离沟槽；步骤S1022：在所述浅沟槽隔离沟槽内填充浅沟槽隔离材料并进行CMP，以在所述浅沟槽隔离沟槽内形成浅沟槽隔离。其中，所述浅沟槽隔离材料为氧化物。进一步的，所述步骤S103包括：步骤S1031：去除所述硬掩膜位于所述半导体衬底上拟形成超浅沟槽隔离和条状图案的区域的部分；步骤S1032：在所述硬掩膜被去除的区域形成牺牲层；步骤S1033：刻蚀所述牺牲层和半导体衬底以在所述半导体衬底上形成超浅沟槽隔离沟槽和条状图案，其中，所述条状图案位于所述超浅沟槽隔离沟槽的两侧；步骤S1034：在所述超浅沟槽隔离沟槽内填充超浅沟槽隔离材料并进行CMP，以形成超浅沟槽隔离。其中，步骤S1031中去除所述硬掩膜的所采用的方法以及步骤S1033中所采用的刻蚀方法，均为干法刻蚀。其中，在所述步骤S1031中，所述拟形成超浅沟槽隔离和条状图案的区域为有源区。进一步的，所述牺牲层为依次嵌套的多层复合膜，所述步骤S1032包括：步骤S10321：在所述半导体衬底上依次沉积氮化硅层、无定形碳层、氧化物层；步骤S10322：进行CMP，以形成所述嵌套的多层复合膜。其中，在步骤S1032中形成的所述牺牲层的厚度为有源区总宽度的20%。进一步的，所述步骤S1033包括：步骤S10331：刻蚀所述牺牲层以形成开口；步骤S10332：利用所述牺牲层为掩膜对所述半导体衬底进行刻蚀，在所述半导体衬底上对应所述开口的位置形成超浅沟槽隔离沟槽，并在所述超浅沟槽隔离沟槽的两侧形成所述条状图案。进一步的，当所述牺牲层为依次嵌套的多层复合膜时，所述步骤S1033包括：步骤S10331’：刻蚀所述牺牲层以在所述牺牲层上形成开口，其中，所述开口对应所述无定形碳层位于所述氧化物层的两侧的部分；步骤S10332’：利用所述牺牲层为掩膜对所述半导体衬底进行刻蚀，在所述半导体衬底上对应所述开口的位置形成超浅沟槽隔离沟槽，并在所述超浅沟槽隔离沟槽的两侧形成所述条状图案。进一步的，在所述步骤S103中形成的所述条状图案的宽度不小于所述半导体器件的栅极的长度。其中，在步骤S101中所形成的硬掩膜的厚度为进一步的，在所述步骤S103之后还包括步骤S104：在所述半导体衬底上形成栅极介电层和栅极。其中，所述栅极介电层仅位于所述条状图案的上方。进一步的，在所述步骤S104之后还包括步骤S105：形成栅极侧壁以及源极和漏极。本专利技术的半导体器件的制造方法，由于采用了先形成浅沟槽隔离（STI），再形成超浅沟槽隔离（VSTI）的方式制造沟道分段的晶体管，避免了现有技术中采用双重图形（doublepatterning）技术容易造成浅沟槽隔离（STI）与超浅沟槽隔离（VSTI）重叠的问题（overlayissue），提高了半导体器件的良率。附图说明本专利技术的下列附图在此作为本专利技术的一部分用于理解本专利技术。附图中示出了本专利技术的实施例及其描述，用来解释本专利技术的原理。附图中：图1为现有技术的半导体器件的沿栅极宽度方向的示意性剖面图；图2A-图2H为本专利技术提出的半导体器件的制造方法各步骤形成的图形的示意性剖面图（沿栅极宽度方向）；图3为本专利技术提出的一种半导体器件的制造方法的流程图。具体实施方式在下文的描述中，给出了大量具体的细节以便提供对本专利技术更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本专利技术可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本专利技术发生混淆，对于本领域公知的一些技术特征未进行描述。应当理解的是，本专利技术能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本专利技术的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本专利技术教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意本文档来自技高网...

【技术保护点】
一种半导体器件的制造方法，其特征在于，所述方法包括如下步骤：步骤S101：提供半导体衬底，在所述半导体衬底上形成硬掩膜；步骤S102：在所述硬掩膜和半导体衬底中形成浅沟槽隔离；步骤S103：在所述半导体衬底中形成超浅沟槽隔离以及位于其两侧的条状图案。

【技术特征摘要】
1.一种半导体器件的制造方法，其特征在于，所述方法包括如下步骤：步骤S101：提供半导体衬底，在所述半导体衬底上形成硬掩膜；步骤S102：在所述硬掩膜和半导体衬底中形成浅沟槽隔离；步骤S103：在所述半导体衬底中形成超浅沟槽隔离以及位于其两侧的条状图案，所述步骤S103包括：步骤S1031：去除所述硬掩膜位于所述半导体衬底上拟形成超浅沟槽隔离和条状图案的区域的部分；步骤S1032：在所述硬掩膜被去除的区域形成牺牲层，所述牺牲层为依次嵌套的多层复合膜；步骤S1033：刻蚀所述牺牲层和半导体衬底以在所述半导体衬底上形成超浅沟槽隔离沟槽和条状图案，其中，所述条状图案位于所述超浅沟槽隔离沟槽的两侧；步骤S1034：在所述超浅沟槽隔离沟槽内填充超浅沟槽隔离材料并进行CMP，以形成超浅沟槽隔离。2.如权利要求1所述的半导体器件的制造方法，其特征在于，所述步骤S102包括：步骤S1021：在所述硬掩膜和半导体衬底中形成浅沟槽隔离沟槽；步骤S1022：在所述浅沟槽隔离沟槽内填充浅沟槽隔离材料并进行CMP，以在所述浅沟槽隔离沟槽内形成浅沟槽隔离。3.如权利要求2所述的半导体器件的制造方法，其特征在于，所述浅沟槽隔离材料为氧化物。4.如权利要求1所述的半导体器件的制造方法，其特征在于，步骤S1031中去除所述硬掩膜的所采用的方法以及步骤S1033中所采用的刻蚀方法，均为干法刻蚀。5.如权利要求1所述的半导体器件的制造方法，其特征在于，在所述步骤S1031中，所述拟形成超浅沟槽隔离和条状图案的区域为有源区。6.如权利要求1所述的半导体器件的制造方法，其特征在于，所述步骤S1032包括：步骤S10321：在所述半导体衬底上依次沉积氮化硅层、无定形碳层、氧化物层...

【专利技术属性】
技术研发人员：韩秋华，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：上海;31